SU1695286A1 - Устройство дл сопр жени с датчиками - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в автоматизированных системах контрол  и управлени  дл  ввода информации от импульсных датчиков.

Целью изобретени   вл етс  расширение области применени  устройства за счет организации автономного циклического сбора информации и повышение надежности устройства.

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - временна  диаграмма работы распределител  импульсов при измерении входного сигнала, на фиг. 3 - временна  диаграмма работы распределител  импульсов при записи результата: на фиг.-4 - формирователь импульсов, на фиг. 5 - блок выбора режима

Устройство содержит формирователи импульсов 1, ключи 2, группу 3 триггеров

первый коммутатор 4, таймер 5, группу 6 элементов И, триггер 7, первый элемент И 8, дешифратор 9, первый счетчик 10. второй счетчик 11, первый блок 12 пам ти, распределитель импульсов 13, первый и. второй элементы ИЛИ 14 и 15. информационные входы устройства 16, входы установки времени измерени , адресные входы 18 устройства, вход 19 запуска Начало измерени , вход 20 выдачи информации Выдача, вход 21 сброса Обнуление, выход 22 готовности Готовность выдачи, информационные выходы устройства 23, второй блок 24 пам ти, второй элемент И 25, второй коммутатор 26. вход 27 выбора режима Выбор режима, блок 28 выбора режима

Формирователь импульсов содержит элементы НЕ 29. 30, элементы И 31 и 32 и триггер 33

С

ю ел

hO 00

О

Блок выбора режима содержит элементы И 34-38 и элемент ИЛИ 39.

Устройство работает следующим образом .

Устройство может работать в двух режимах: режим измерени  частоты и режим подсчета числа входных импульсов,

В режиме измерени  частоты на вход 27 подаетс  сигнал логической 1, который поступает на вход запуска блока 28 выбора режима. В этом случае блок 28 выбора режима работает следующим образом: пропускает сигнал младшего разр да адреса с выхода первого счетчика 10 на адресный вход первого блока пам ти 12, пропускает сигнал с выхода первого элемента И 8 на вход суммировани  второго счетчика 11, выдает на вход вычитани  второго счетчика 11 посто нный уровень, не измен ющий состо ни  этого счетчика.

В режиме измерени  частоты на входах 17 устройства 6т ЭВМ устанавливаетс  код, пропорциональный интервалу измерени . После этого на вход 19 Начало измерени  подаетс  сигнал логической 1, разрешающий работу распределител  13, и потенциал логической 1 со второго выхода последнего поступает на управл ющий вход таймера 5, запуска  его. В результате этого на выходе таймера 5 по вл етс  отрицательный импульс длительностью интервала измерени . Этот потенциал логического О коммутирует ключи 2 так, что выходы формирователей импульсов 1 оказываютс  подключенными к установочным входам триггеров группы 3.

Каждый формирователь импульсов обрабатывает парафазные входные сигналы, поступающие от датчиков. Передача информации отдатчиков в виде парафазных сигналов позвол ет выделить полезный сигнал на фоне помех. Это свойство основано на том, что помеха наводитс  синфаз- но на оба входа, а формирователи импульсов 1 реагируют только на парафаз- ное измерение сигнала Входна  логика каждого формировател  анализирует наличие логической 1 на пр мом входе и логического О на инверсном входе. Перва  же така  комбинаци  входных символов заставл ет установитьс  выход триггера 33 рассматриваемого формировател  в состо ние логической 1. В случае помехи по пр мому входу сигнал логической 1 может изменитьс  до логического О На инверсный вход наводитс  помеха той же пол рности, следовательно, сигнал останетс  на уровне логического О. Така  комбинаци  не приводит к изменени м состо ни  триггера рассматриваемого формировател  импульсов. В определенный момент времени на пр мом входе устанавливаетс  сигнал логического О, а на инверсном - логической 1. Это приведет к

установке на выходе триггера 33 сигнала логического О. Если наводитс  помеха на установившиес  сигналы, то она, как в предыдущем случае, не влечет за собой измене- ни  выходного состо ни  триггера

0 рассматриваемого канала. Все триггеры 33 стробируютс  сигналом Такт с первого выхода распределител  импульсов 13. Переход выхода триггера 33 из состо ни  логического О в логическую 1 устанавли5 вает на соответствующих выходах триггеров группы 3 потенциал логической 1.

Управление в режиме измерени  осуществл етс  распределителем 13. Импульсом с третьего выхода распределител  13

0 устанавливаетс  на выходах первого счетчика 10 код, соответствующий двоичной записи номера измерительного канала. Этот код поступает на адресные входы первого коммутатора 4, второго коммута5 тора 26, дешифратора 9 и, с учетом логики работы блока выбора режима 28, на адресные входы блока оперативной пам ти, В ре- зультате этого на выходе первого коммутатора 4 устанавливаетс  потенци0 ал логического О, если в триггер группы 3 соответствующего канала прошел импульс , или логической 1, если импульса не было. Потенциалом логического О устанавливаетс  уровень логической 1 на

5 выходе триггера 7. Этот уровень поступает на первый вход элемента И 8 и на вход элементов И группы 6, на втором входе элемента И группы 6. соответствующего ко мму- тируемого измерительному каналу,

0 установлен потенциал логической 1 с выхода дешифратора 9. При по влении двух логических 1 на входе элемента И блока 6 на выходе последнего устанавливаетс  уровень логической 1, которым сбрасы5 ваетс  соответствующий триггер группы 3. После установки в первом счетчике 10 кода номера измер емого канала на п том выходе распределител  13 вырабатываетс  импульс, который поступает на вход Чте0 ние блока 12 и вход управлени  предустановкой второго счетчика 11. При этом содержимое  чейки блока 12, соответствующей измерительному каналу, номер которого установлен в первом счетчика 10,

5 заноситс  во второй счетчик 11. Затем на шестом выходе распределител  13 вырабатываетс  импульс, который поступает на второй вход элемента И 8, и при наличии на первом его входе уровн  логической 1 (если в измерительном канале зарегистрирован импульс) импульс с выхода элемента И 8 проходит через блок выбора режима 28 и увеличивает на 1 содержимое второго счетчика 11. Это новое значение заноситс  в  чейку блока 12 после того, как на его вход Запись с четвертого выхода распределител  13 через элемент ИЛИ 14 поступит импульс, который одновременно сбросит триггер 7, после чего импульсом с третьего выхода распределител  13 установитс  номер следующего канала, и цикл повторитс . Таким образом, в интервале измерени  происходит последовательный опрос измерительных каналов. Временна  диаграмма работы распределител  импульсов 13 при измерении входного сигнала приведена на фиг. 2.

По окончании интервала измерени  на выходе таймера 5 устанавливаетс  уровень логической 1, сигнализирующий о том, что производитс  перепись полученной информации из блока пам ти 12 в блок 24 пам ти. Этот же сигнал переключает второй коммутатор 26 таким образом, что на адресный вход блока 24 пам ти поступит информаци  с выхода первого счетчика 10. Распределитель импульсов 13 начинает формировать временную диаграмму импульсов, необходимую дл  переписи информации, накопленной в блоке 12 пам ти, в блок 24 пам ти. Временна  диаграмма представлена на фиг. 3.

Первым вырабатываетс  сигнал Чтение на п том выходе распределител  импульсов 13. В результате этого на выходе блока 12 пам ти по витс  накопленна  ин-, формаци , соответствующа  входному сигналу первого канала, котора  поступает на вход данных блока 24 пам ти. Через второй коммутатор 26 на адресные входы блока 24 пам ти поступает адрес с первого счетчика 10. Затем вырабатываетс  импульс на седьмом выходе распределител  импульсов 13, во врем  которого производитс  перепись информации по установленному адресу из блока 12 пам ти в блок 24 пам ти. После прихода на первый вход распределител  импульсов 13 логической 1 на его восьмом выходе вырабатываетс  сигнал Обнуление счетчика, который проходит через второй элемент И 25 и второй элемент ИЛИ 15 и поступает на вход сброса второго счетчика 11. В результате, на выходе второго счетчика 11 будет присутствовать уровень логического О, который поступает на вход блока 12 пам ти. После того, как произведена перепись информации в блок 24 пам ти, снимаютс  сигналы с п того и седьмого выходов распределител  импульсов 13, а на его четвертом выходе формируетс  импульс. Под действием этого импульса производитс  запись нулевой информации с выхода второго счетчика 11 в блок 12 пам ти. Та- 5 ким образом производитс  подготовка  чейки пам ти дл  следующего цикла измерени . Затем формируетс  импульс на третьем выходе распределител  импульсов 13, который поступает на счетный вход 0 первого счетчика 10, заставл   его перейти в новое состо ние. Новый адрес с выхода первого счетчика 10 поступает на вход блока 12 пам ти и через коммутатор 26 на вход блока 24 пам ти. Далее все повтор 5 етс  сначала. Так происходит до тех пор, пока не будет переписана вс  информаци  из блока 12 пам ти в блок 24 пам ти. При этом все  чейки блока 12 будут обнулены. По окончании этого процесса на втором выходе

0 распределител  импульсов 13 по вл етс  импульс , запускающий таймер 5. Распределитель импульсов 13 начинает формировать последовательность импульсов измерительного интервала (фиг. 2), рассмотренного

5 выше.

Информаци , хранима  в блоке 24 пам ти , может быть прочитана ЭВМ в любое врем , за исключением момента, когда производитс  перепись новой информации из

0 блока 12 пам ти в блок 24. Поэтому перед началом чтени  информации ЭВМ должна проанализировать состо ние на выходе устройства Готовность выдачи 22 на наличие логического О. Если на указанном выходе

5 присутствует логическа  1, то следует дождатьс  окончани  переписи новой информации в блок 24 пам ти.

При чтении информации ЭВМ на входах 18 устанавливаетс  код-номер измери-.

0 тельного канала, а на входе 20 - потенциал логической 1. При этом на выходе второго коммутатора 26 устанавливаетс  код- номер канала,который поступает на вход блока 24. В результате этого на выходах

5 23 устанавливаетс  выводима  информаци .

При обнулении блока 12 оперативной пам ти ЭВМ выставл ет потенциал логической 1 на вход 21 Обнуление. Этот по0 тенциал сбрасывает второй счетчик 11 и через первый элемент ИЛИ 14 поступает на вход Запись блока 12, в результате чего в последний записываетс  О.

Признаком работы устройства в режиме

5 подсчета входных импульсов  вл етс  наличие потенциала логического О на входе Выбор режима 27, который поступает на второй вход второго элемента И 25.

Наличие потенциала логического О на этом входе запрещает прохождение сигнапа с восьмого выхода распределител  импульсов 13 на вход обнулени  второго счетчика 11. Таким образом, в момент переписи данных в блок 24 пам ти не будут обнул тьс   чейки блока 12 пам ти, а в них будет накапливатьс  информаци , соответствующа  числу пришедших на вход устройства импульсов. Сигнал Вы- фор режима 27 потенциалом логического О поступает на второй вход блока 28 выбора режима. В этом случае блок 28 работает следующим образом: не пропускает Сигнал младшего разр да адреса с первого выхода первого счетчика 10 на адресный $ход блока 12 пам ти; устанавливает на первом выходе посто нный потенциал логического О, поступающий на адресный вход рлока 12 пам ти в качестве младшего разр да; при наличии потенциала логического О на первом входе (младший разр д адреса с фыхода первого счетчика 10) пропускает сигнал с выхода первого элемента И 8 на вход Суммировани  второго счетчика 11, при наличии потенциала логической 1 на первом $ходе пропускает сигнал с выхода первого флемента И 8 на вход вычитани  второго фчетчика 11.

В этом режиме входы 16 с р дом расположенными номерами, например 0 и 1, 2 и 3, но не 1 и 2, 3 и 4, св заны с одной  чейкой блока пам ти 12. При этом импульсы, приход щие по четному входу, суммируютс  в соответствующей  чейке пам ти, а по нечетному - вычитаютс .

В остальном работа устройства в этом режиме совпадает с работой устройства в режиме измерени  частоты.

Таким образом ЭВМ не тратит времени На перезапуск устройства, так как идет циклический опрос, считывает информацию в любой момент времени, за исключением Времени переписи информации-из одного блока пам ти в другой; за счет этого не тер етс  входна  информаци  и, кроме того , в устройстве осуществл етс  защита от Помех.

Claims (1)

1. Формула изобретени  Устройство дл  сопр жени  с датчика- Ми, содержащее ключи, таймер, группу триггеров, первый коммутатор, триггер, формирователи импульсов, первый элемент И, группу элементов И, дешифратор, первый и второй счетчики, первый блок пам ти, первый и второй элементы ИЛИ, распре- де итель импульсов, информационные входы формирователей импульсов  вл ютс  информационными входами устройства , выходы формирователей импульсов соединены с первыми входами ключей, выходы которых соединены с соответствующими установочными входами триггеров груп- пы, выходы которых соединены с информационными входами первого коммутатора , выход которого соединен с устано- вбчным входом триггера, выход которого соединен с первыми входами элементов И группы и первым входом первого элемента И, установочные входы таймера  вл ютс 

   0 установочными входами устройства, вход таймера соединен с вторыми входами ключей и  вл етс  входом готовности устройства , вход запуска распределител  импульсов  вл етс  входом запуска

   5 устройства, второй выход распределител  импульсов соединен с входом запуска таймера , третий выход - со счетным входом первого счетчика, четвертый выход - с первым входом первого элемента ИЛИ, шестой

   0 выход - с вторым входом первого элемента И, выходы группы и выход счетчика соединены с адресными входами первого коммутатора и входами дешифратора, выходы которого соединены с вторыми входами

   5 элементов И группы, выходы которых соединены с соответствующими входами сброса триггеров группы, выходы группы первого счетчика соединены с адресными входами группы первого блока пам ти, вы0 ходы которого соединены с установочными входами второго счетчика, выходы которого соединены с информационными входами первого блока пам ти, выход первого элемента ИЛИ соединен с входом за5 писи первого блока пам ти и входом сброса триггера, второй вход первого элемента ИЛИ  вл етс  входом сброса устройства, отличающеес  тем, что, с целью расширени  области применени  устройст0 ва за счет организации автономного циклического сбора информации и повышени  надежности устройства, в него введены второй элемент И, блока выбора режима, второй коммутатор, Btopou блок пам ти,

   5 выходы которого  вл ютс  информационными выходами устройства, выход и выходы группы первого счетчика соединены с информационными входами первой группы второго коммутатора, выходы которого со0 единены с адресными входами второго блока пам ти, информационные входы второй группы второго коммутатора  вл ютс  адресными входами устройства, первый выход распределител  импульсов

   5 соединен с управл ющими входами формирователей импульсов, п тый выход - с входом чтени  первого блока пам ти и входом записи второго счетчика, седьмой выход - с входом записи второго блока пам ти, восьмой выход - с первым входом второго

   элемента И, второй вход первого элемента ИЛИ объединен с первым входом второго элемента ИЛИ, выход которого соединен с входом сброса второго счетчика, выход первого элемента И соединен с информационным входом блока выбора режима, первый выход которого соединен с адресным входом первого блока пам ти, второй выход - с суммирующим входом второго счетчика, а третий выход - с бычитающим входом второго счетчика, выход первого счетчика соединен со стробирующим входом блока

   0

   выбора режима, выходы первого блока пам ти соединены с информационными входами второго блока пам ти, вход чтени  которого  вл етс  входом выдачи информации устройства, управл ющий вход блока выбора режима и второй вход второго элемента И  вл ютс  входом выбора режима устройства, выход второго элемента И подключен к второму входу второго элемента ИЛИ, выход таймера соединен с управл ющим входом распределител  импульсов и адресным входом второго коммутатора.

   Выход

   фиг. 2

   Фиг.З

   Пр мой

   29

   Инверсный

   Ш

   Тактовый импульс с первого выхода блока /3

   ФигЛ

   Вход 27

   К

   С выхода блокад

   35

   С первого выходалл блока 10

   Фиг. 5

   3/

   К 5л оку 2

   зз

   32

   К

   На вход суммировани  11

   На выход

   вычитани  блока 11

   На вход младшего разр да адреса

   бУгока оператив- ной пам ти