SU1128266A1

SU1128266A1 - Устройство дл сбора статистических данных о работе программ ЭВМ

Info

Publication number: SU1128266A1
Application number: SU823510458A
Authority: SU
Inventors: Виктор Мушегович Айдинян
Original assignee: Предприятие П/Я Г-4691
Priority date: 1982-11-09
Filing date: 1982-11-09
Publication date: 1984-12-07

Abstract

УСТРОЙСТВО ДЛЯ СБОРА СТАТИСТИЧЕСКИХ ДАННЫХ О РАБОТЕ ПРОГРАММ ЭВМ, содержащее триггер, элемент И и распределитель импульсов, причем вход установки в 1 триггера вл етс первым синхровходом устройства , вход установки в Отриггера соединен с первым выходом распределител импульсов,вход которого соединен с выходом элемента И,первый вх-од которого соединен с выходом триггера, второй вход элемента И вл етс вторым синхровходом устройства , отличающеес тем, что,с целью повышени производительности , оно дополнительно ео ержит два элемента ИЛИ, группу из 1Л коммутаторов ( где ti -разр дность кода команды ЭВМ), блок пам ти, регистр и сумматор, причем второй и третий выходы распределител им- пульсов соединены соответственно с первыми входами первого и второго элементов ИЛИ, вторые входы -которых подключены к управл к цим входам п коммутаторов группы и к входу признака режима устройства, выходы первого и второго элементов ИЛИ соединены соответственно с вхЗдами. записи-чтени блока пам ти и регистра, i-й адресньий вход блока пам ти (где , 2,...,л) соединен с выходом i-го коммутатора группы, первый и второй информационные входы которого вл - S ютс соответственно i-м входом те- .. кущего кода команды устройства и ГЛ i-M входом контрольного кода команды устройства, выходы блока пам ти соединены с информационными входами регистра, выходы которого соединены с входами сумматора и вл ютс выходами устройства, выходы сумматора соединены с информационными входами блока пам ти. ю 00 ГС а О)

Description

Изобретение относитс к области вычиолительной техники и может быть использовано дл оценки производительности вычислительных систем. Известны устройства, которые позвол ют снимать следующие характеристики работы вычислительной машины; число команд с плавающей точкой, полное число команд, полное врем работы центрального процессора, пол ное врем выполнени задани и др Однако данное устройство не позвол ет определить смесь машинных команд, и, следовательно не дает возможности оценивать производитель ность вычислительннх систем. В насто щее врем дл измерени смеси машинных команд используютс программные методы, которые не всег да возможно использовать, так как они св заны с вмешательством в вычислительный процесс, что приводит к потер м машинного времени. Наиболее близким к предлагаемому по технической сущности вл етс устройство дл сбора статистических данных о работе программ ЭВМ, содержащее триггер, элемент И и рас пределитель импульсов, причем вход установки в i триггера вл етс пepвы л синхровходом устройства, вход установки в О триггера сое динен с выходом распределител импульсов , вход которого .соединен : с выходом элемента И, первый вход которого соединен, с выходом триггер второй вход элемента И вл етс вторым еинхровкодом-устройства 23. Однако возможность анализа смеси машинных команд в известном устройс ве предполагает вмешательство в вычислительный процесс, что приводит к потер м машинного времени, следствием чего вл етс низка производительность как самого процесса анализа , так и вычислительного процесса исследуемых программ ЭВМ. Целью изобретени вл етс повышение производительности устройства Поставленна цель достигаетс тем что устройство дл сбора статистических данных о работе программ ЭВМ содержащее триггер, элемент И и распределитель импульсов, причем вход установки в Ч триггера вл етс первым синхровходом устройства , вход установки в. О триггера соединен с первым выходом распредели тел импульсов, вход которого соединен с выходом элемента И, первый вход которого соединен с выходом триггера, второй вход элемента И вл етс вторым синхровходом устройства содержит два элeмeнтa ИЛИ, группу из и коммутаторов(где -разр дность .кода команды ЭВМ), блок пам ти, регистр и сумматор, причем второй и третий выходы распределител импульсов соединены соответственно с первыми входами первого и второго элементов ИЛИ, вторые входы которых подключены к управл ющим входам п коммутаторов группы и к входу признака режима устройства,выходы первого и второго элементов ИЛИ соединены соответственно с входами записи-чтени блока пам ти и регистра, 1-й адресный вход блока пам ти (где ,2,...,п) соединен с выходом i-ro коммутатора группы, первый и . второй информационные входы которого вл ютс соответственно 1-м входом текущего кода команды устройства и 1-м входом кЬнтрольного кода команды устройства,выходы блока пам ти соединены с информационными входами регистра , выходы которого соединены с входами сумматора и вл ютс выходами уст|Ьс1Йства , выходы сумматора соединены .с информационными входами блока там ти . на фиг.1 представлена схема предлагаемого устройства; на фиг.2 време-нные диаграммы работы устройства . Устройство содержит группу 1 п коммутаторов 2 (п-разр дность кода команды ЭВМ), блок 3 пам ти, регистр4 , сумматор 5, триггер б, элемент И 7, распределитель 8 импульсов, элементы ИЛИ 9 и 10, первый 11 и второй 12 синхровходы, вход 13 признака режима, входы 14 кода контрольной команды, входы 15 кода текущей команды, выход 16. Устройство работает в двух режимахг . Автоном и Работа. В режиме Работа п- разр дный код команды поступает из регистра кода команд ЭВМ на входы 15 и далее на адресные входы блока 3 пам ти , одновременно на первый синхровход 11 устройства поступает синхроимпульс из ЭВМ, сообщающий о начале обработки. Триггер 6 переходит вединичное состо ние и элемент И 7 начинает пропускать синхроимпульсы на ВХОД распределител 8 импульсов. Распределитель импульсов вырабатывает такты Т1- 3 (фиг.2), за врем продолжительности которых происходит полный цикл работы устройства . В этом режиме на входе 13 признака режима имеет место нулевой сигнал. Поэтому в продолжение такта Т1 происходит прием на адресные . входы блока 3 пам ти кода команды, а в продолжение такта Т2 происходит выборка информации по соответствующему адресу и передача через регистр 4 количества операций на входы сумматора 6, где к нему прибавл етс единица ..

Результат записываетс в блок 3 пам ти и одновременно поступает на выход устройства.

В такте ТЗ происходит сброс триггера б в нулевое состо ние и элемент И 7 перестает пропускать синхроимпульс .

В режиме АвтЬном п-разр дный код команды поступает с входов 15 (на входе, признака режима имеет место единичный сигнал) на адресные входы блока 3 пам ти.

В этом режиме производитс считывание информации из блока 3-пам ти.

После окончани измерений и считывани из блока 3 пам ти определенного количества команд каждого типа определ етс вес каждой команды в смеси по формуле

п.

где m 1 -количество по влени команд п-го типа за врем измерений.

Затем, рассчитав веса команд в смеси, получаем возможность оценить производительность вычислительной системы-по формуле

К4П...4Р.„)М

V.т

0 , -вес команды п-го типа в

смеси машинных команд; т -период измерений; N -общее число команд.

г Таким образом, предлагаемое устройство позвол ет реализовать сбор необходимых данных, дл анализа смеси машинны : команд без вме- шательства в вычислительный процесс ЭВМ, что увеличивает его произво0 дйтельность по сравнению с известным .

Claims

УСТРОЙСТВО ДЛЯ СБОРА СТАТИСТИЧЕСКИХ ДАННЫХ О РАБОТЕ ПРОГРАММ ЭВМ, содержащее триггер, элемент И и распределитель импульсов, причем вход установки в ' ¹1 ’ ' триггера является первым синхровходом устройства, вход установки в *’0’'триггера соединен с первым выходом распределителя импульсов,вход которого соединен с выходом элемента И,первый· вход которого соединен с выходом триггера, второй вход элемента И является вторым синхровходом устройства, отличающееся тем, что,с целью повышения производительности, оно дополнительно содержит два элемента ИЛИ, группу из

ΙΛ коммутаторов ( где η-разрядность кода команды ЭВМ), блок памяти, регистр и сумматор, причем второй и третий выходы распределителя им— пульсов соединены соответственно с первыми входами первого и второго элементов ИЛИ, вторые входы -которых подключены к управляющим входам η коммутаторов группы и к входу признака режима устройства, выходы первого и второго элементов ИЛИ соединены соответственно с вхЗдами. записи-чтения блока памяти и регистра, i-й адресный вход блока памяти (где i=l, 2,...,П) соединен с выходом i-ro коммутатора группы, первый и второй _βинформационные входы которого явля- © ются соответственно ϊ-μ входом те- . ‘куще го кода команды устройства и ί-м входом контрольного кода команды устройства, выходы блока памяти, соединены с информационными входами регистра, выходы которого соединены с входами сумматора и являются выходами устройства, выходы сумматора соединены с информационными входами блока памяти.

ю 00 Ю да да