SU374610A1 - Релейный коррелятор - Google Patents

Description

1

Изобретение относитс  к специализированным средствам цифровой вычислительной техники и может быть использовано дл  вычислени  релейных взаимных и автокоррел ционных функций случайных процессов, представленных частотно-модулированными сигналами .

Известные устройства дл  вычислени  релейных коррел ционных функций случайных процессов, представленных частотно-модулированными сигналами, содержащие счетчик малой емкости, генератор импульсов, сдвиговый регистр, реверсивные счетчики, не позвол ют получить первую точку коррел ционной функции , так как информаци  о знаке и величине частотного сигнала поступает на вход первого реверсивного счетчика со сдвигом на шаг задержки . Кроме того, в известных устройствах используютс  реверсивные счетчики, которые внос т погрешность, так как в них происходит потер  информации при совпадении счетных импульсов на входах реверсивных счетчиков с моментами изменени  направлени  счета.

Дл  повышени  точности в предлагаемом устройстве входные логические элементы «И соединены с первым выходом тактового триггера , второй выход которого подключен к логическому двоичному умножителю, две группы входов которого соединены соответственно с триггерами первого счетчика и с триггерами делител  частоты, а два выхода умножител  подключены к одному из входов четных и нечетных логических элементов «И, соединенных вторыми входами с регистром сдвига.

Кроме того, в предлагаемом устройстве логический двоичный умножитель содержит входные логические элементы «И по два на каждые одноименные входы групп, выходы нечетных логических элементов подключены через первый логический элемент «ИЛИ к первому выходному элементу «И, выходы четных логических элементов «И подключены к входам второго элемента «ИЛИ, соединенного со вторым выходным элементом «И, первые входы входных логических элементов «И подключены к первой группе входов; входы второй группы соединены со вторыми входами входных логических элементов «И через дифференцирующие цепочки.

На фиг. 1 приведена блок-схема предлагаемого коррел тора; на фиг. 2 - функциональна  схема логического двоичного умножител  дл  двойного преобразовани  частота-код-частота на примере четырехразр дных двоичных счетчиков.

Коррел тор содержит счетчики 1 и 2 малой емкости, двоичный логический умножитель 3, тактовый триггер 4, делитель 5 частоты считывани , генератор 6 частоты считывани , интегрируюш,ие счетчики 7,  чейки сдвигового

регистра 8, опорный счетчик 9, логические элементы «И 10, 11 входного устройства; элементы «И 12i-12, и элементы «ИЛИ 15 и 16 пр мого и дополнительного кодов логического двоичного умножител  3, элементы «И 17i-IJzn элементы «ИЛИ 18i-18п интегрирующего устройства; переключатель 19 (конденсаторы на фиг. 2 обозначают дифференцирующие цепочки).

Коррел тор работает в два такта (записи и считывани ), которые многократно повтор ютс  в течение времени интегрировани . Длительность тактов определ етс  периодом следовани  импульсов, которые подаютс  на триггер 4 от делител  5 частоты считывани , поступающей от генератора 6.

В течение такта записи на вход счетчика 1 через элемент «И 11 поступают импульсы частотно-модулированнюго сигнала, частота которого содержит некоторую посто нную составл ющую , соответствующую нулевому значению сигнала, и девиацию частоты, пропорциональную сигналу. Емкость счетчика / выбрана равной удвоенному отнощению посто нной составл ющей (несущей или начальной частоты) частотно-модулированного сигнала к частоте тактовых импульсов. Поэтому при отрицательных входных сигналах счетчик заполн етс  до значений, меньших его половинной емкости. При этом старший триггер счетчика / не опрокидываетс , и в момент окончани  такта записи на первую  чейку сдвигового регистра 8 информаци  не поступает. Продвигающим импульсом она ставитс  в положение , соответствующее отрицательному значению входного сигнала. При положительных сигналах счетчик / заполн етс  до емкости , большей половины, но меньшей его полной емкости. Старший триггер счетчика / опрокидываетс . В момент окончани  такта записи на первую  чейку 8 сдвигового регистра поступает сигнал, который ставит ее в положение , соответствующее положительному значению входного сигнала. В качестве продвигающих импульсов в сдвиговом регистре используютс  тактовые импульсы.

При вычислении автокоррел ционной функции переключатель 19 устанавливаетс  в нижнее положение, и на сдвиговый регистр поступает информаци  о знаке входного процесса. При вычислении взаимной коррел ционной функции переключатель 19 устанавливаетс  в верхнее положение, и на сдвиговый регистр со счетчика поступает информаци  о знаке второго процесса.

В течение такта считывани  элементы 10 и 11 закрыты, а сигналы с частотой считывани  посто нно поступают с генератора 6 на делитель 5 частоты. Последний св зан со счетчиком 1 схемой двоичного логического умножител  3. Цифровой код числа, записанный в счетчике / через элементы , 15, преобразуетс  в число импульсов, соответствующее пр мому коду записанного числа, а через  чейки 13i-ISt, 16 - в число импульсов, соответствующее дополнительному коду этого числа.

Импульсы, соответствующие пр мому и дополнительному кодам, поступают на интегрирующие счетчики 7, причем пр мой или дополнительный код выбираетс  через элементы 17i-//271, а также через элементы в зависимости от знака, записанного в соответствующей  чейке 8 сдвигового регистра.

Операци  интегрировани  в счетчиках производитс  по алгоритму

f(N, + N,slgnl N l-l,l)) 1 1

(nN, +i АЛ/ sign A/V(, +1)),

где   - количество выборок за врем  измерени ;

/ - номер  чейки сдвигового регистра; NO - половина емкости счетчика 1 или 2; ЛЛ - число, пропорциональное сигналу. A/V - число, пропорциональное сигналу.

Первый член правой части равенства представл ет собой квадрат математического ожидани  частотного сигнала и  вл етс  величиной , одинаковой дл  всех интегрирующих счетчиков 7. Второй член представл ет собой

значени  коррел ционной функции.

Применение пр мого и дополнительного кодов позвол ет использовать в качестве интегрирующих элементов нереверсивные счетчики 7, так как запись в них пр мого кода соответствует умножению числа на положительный знак, а запись дополнительного кода - умножению на отрицательный знак. Разравнивание импульсов во времени лосгическим умножителем 3 позвол ет использовать в качестве интегрирующих счетчиков более экономичные накопительные  чейки.

Продвижение знака по регистру сдвига, тактование работы коррел тора, сброс счетчиков / или 2 по окончании такта считывани ,

а также запрещение прохождени  импульсов через элементы 12 и 13 логического умножител  3 в режиме записи осуществл етс  тактовыми импульсами от триггера 4. Дл  вывода результатов интегрировани 

со счетчиков 7 на индикацию или на печать необходимо сравнение результатов интегрировани  с числом импульсов, равным первому слагаемому правой части приведенного выше равенства. Дл  этой операции служит опорный

счетчик 9, емкость которого выбрана пропорционально этому слагаемому таким образом, что переполнение счетчика свидетельствует об окончании времени измерени  ГизмДл  непрерывного преобразовани  частотного сигнала в цифровой код, входное устройство может быть выполнено двухканальным с тем, чтобы в один из каналов в течение такта записывались числа, а с другого одновременно считывались записанные в предыдущем

такте числа.

Предмет изобретени 

Claims (2)

1. Релейный коррел тор, содержащий первый и второй счетчики с входными логическими элементами «И, логический двоичный умножитель , генератор имиульсов, соединенный через делитель частоты с тактовым триггером, подключенный к опорному счетчику, регистр сдвига, каждый триггер которого соединен двум  выходами с логическими элементами «И, соединенными через логические элементы «ИЛИ с интегрирующими счетчиками, отличающийс  тем, что, с целью повышени  точности, в нем входные логические элементы «И соединены с первым выходом тактового триггера, второй выход которого подключен к логическому двоичному умножителю, две группы входов которого соединены соответственно с триггерами первого счетчика и с триггерами делител  частоты, а два выхода

умножител  подключены к одному из входов четных и нечетных логических элементов «И, соединенных вторыми входами с регистром сдвига.

2. Коррел тор по п. 1, отличающийс  тем, что в нем логический двоичный умножитель содержит входные логические элементы «И по два на каждые одноименные входы групп,

выходы нечетных логических элементов подключены через первый . логический элемент «ИЛИ к первому выходному элементу «И, выходы четных логических элементов «И подключены к входам второго элемента «ИЛИ,

соединенного со вторым выходным элементом «И, первые входы входных логических элементов «И подключены к первой группе входов; входы второй группы соединены со вторыми входами входных логических элементов

«И через дифференцирующие цепочки.

r-tM3

r