Изобретение относитс к радиоэлектронике, может быть использовано в приемных устройствах систем св зи, радиолокации и радионавигации .
Известно устройство дл синхронизации двоичной линейной рекуррентной последовательности , содержащее на входе коррел тор, состо щий из перемножител , интегратора и порогового блока, выход которого соединен с запрещающим входом схемы «Запрет. Сигнальный вход этой схемы подключен к выходу генератора временных интервалов. Выход схемы «Запрет св зан со входом переключател , переключающего генератор опорной последовательности или в режим записи символов принимаемой последовательности, или в режим выработки опорной последовательности с фазой, определ емой символами принимаемой последовательности, записанными в регистр этого генератора. После переключени генератора в режим выработки опорной последовательности происходит анализ на наличие или отсутствие синхронизации. Продолжительность анализа обычно много больше времени загрузки регистра. Общее врем на достижение синхронизации определ етс числом попыток , кажда из которых включает врем загрузки регистра и врем анализа.
Дл ускорени синхронизации предлагаемое устройство содержит дополнительный инвертор , соединенный последовательно с дополнительной схемой запрета, которые включены между информационным входом накопител и его входом сброса. Запрещающий вход схемы запрета соединен с одним из выходов триггера переключател . К выходу накопител коррел тора подключен дополнительный пороговый блок (с порогом т k), выход которого соединен с другим входом триггера переключател .
Дл замыкани петли обратной св зи генератора опорной последовательности, необходимо прин ть п т безошибочных символов подр д (п - число разр дов регистра сдвига генератора опорной последовательности, т - пороговое число, достижение которого фиксирует дополнительно введенный пороговый блок). При несовпадении символа принимаемой последовательности и символа с выхода схемы обратной св зи в режиме поиска синхронизации накопитель сбрасываетс , и счет начинаетс снова. Так повтор етс до тех пор, пока не будет достигнут порог т. После этого петл обратной св зи генератора опорной последовательности замыкаетс , и устройство переходит в режим подтверждени ее правильности по порогу k.
На чертеже приведена схема предлагаемого устройства. Вход устройства соединен со входом коррел тора 1 и через схему задержки 2 - со входом дифференциального коррел тора 3 и сигнальным входом нереключател 4. Выход нереключател соединен со входом регистра сдвига 5 на п разр дов, который подключен ко входу схемы обратной св зи 6 и дифференциальному коррел тору 3 (элементы 5 и 6 образуют генератор опорной носледовательности ). Выход схемы обратной св зи 6 подключен ко второму входу дифференциального коррел тора 3, ко второму входу коррел тора 1 и ко второму сигнальному входу переключател 4. Выход коррел тора 3 соединен со входом генератора тактовых импульсов 7, выход которого соединен с тактовым входом регистра 5. Выход регистра временных интервалов 8 соединен со схемой запрета 9, запрещающий вход которой соединен с выходом коррел тора 1. Выход схемы запрета подключен к унравл ющему входу переключател 4, состо щего из триггера с раздельными входами 10, схем совпадени 11 и 12 и схемы «ИЛИ 13. Коррел тор 1 состоит из последовательно соединенных перемножител 14, накопител 15 и порогового блока 16. Выход перемножител 14, кроме того, соединен через инвертор 17 со входом дополнительной схемы запрета 18, выход которой подключен к шине сброса накопител 15. Запрещающий вход схемы запрета соединен со входом триггера 10. Выход накопител 15 через дополнительный пороговый блок 19 подключен ко второму управл ющему входу переключател 4. Выходна онорна последовательность снимаетс со схемы обратной св зи 6. Работает устройство следующим образом. В момент включени устройства пороги k и m в пороговых блоках 16 и 19 не превыщены , и импульс с генератора временных интервалов 8 через открытую схему запрета 9 при помощи триггера 10 и схемы совпадени 12 открывает вход регистра сдвига 5 дл символов принимаемой последовательности. Схема запрета 18, управл ема триггером 10, также открываетс дл прохождени через нее инвертированного сигнала с перемножител 14 на щину сброса накопител 15. Одновременно начинает работу дифференциальный коррел тор 3, который совместно с генератором тактовых импульсов 7 выполн ет тактовую синхронизацию с принимаемой последовательностью . На выходе схемы обратной св зи 6, подключенной к регистру 5, на каждом очередном такте приема формируетс сигнал, определ емый рекурретной зависимостью символов данной последовательности. Дл нроверки вьпюлн емости рекуррентного уравнени перемножитель 14 умножает символ выходного сигнала схемы обратной св зи 6 на входной символ принимаемой последовательности. Дл вы влени неискаженного отрезка принимаемой последовательности длиной п т необходимо , чтобы рекурретное уравнение выполнилось т раз подр д после сброса накопител 15. В этом случае сигнал с порогового блока 19 замыкает обратную св зь генератора опорной М-последовательности (регистр 5 и схема обратной св зи 6) с помощью переключател 4. При этом в переключателе 4 триггер 10, опрокинувшись, снимает запрет со схемы совпадени И, через которую сигнал обратной св зи поступает па схему «ИЛИ 13 и с нее на регистр 5. С этого момента регистр 5 и схема обратной св зи 6 переход т в автономный режим работы. Начальна фаза вырабатываемой последовательности определ етс л символами, записанными в регистр 5 в момент замыкани цепи обратной св зи. Схема обратной св зи 6 совместно с коррел тором 1 и дополнительными схемами 17-19 обнаруживают большинство комбинаций ошибок . Выигрыш во времени синхронизации получаетс благодар тому, что генератор опорной последовательности включаетс только при отсутствии в его регистре искаженных символов принимаемой М-последовательности, что обнаруживаетс дополнительно введенными элементами. Нредмет изобретени Устройство дл синхронизации двоичной линейной рекуррентной последовательности, содержащее генератор опорной последовательности , а на входе - коррел тор, состо щий из последовательно соединенных перемножител , накопител и порогового блока, выход которого подключен к схеме «Запрет, управл е.мой генератором временных интервалов, соединенной с одним из входов триггера переключател , отличающеес тем, что, с целью ускорени вхождени в синхронизм, выход схемы «Запрет подключен непосредственно к одному из входов триггера переключател , ко второму входу которого через дополнительный пороговый блок подключен выход наконител , причем между информационным входом и вхоом сброса накопител включены последоваельно соединенные инвертор и дополнительа схема «Запрет, к соответствующему вхоу которой подключен один из выходов тригера переключател .