SU374594A1 - ВСЕСОЮЗНАЯ 1"ЛШТНО.Ш(кгт-ЯА / - Google Patents

ВСЕСОЮЗНАЯ 1"ЛШТНО.Ш(кгт-ЯА /

Info

Publication number
SU374594A1
SU374594A1 SU1417541A SU1417541A SU374594A1 SU 374594 A1 SU374594 A1 SU 374594A1 SU 1417541 A SU1417541 A SU 1417541A SU 1417541 A SU1417541 A SU 1417541A SU 374594 A1 SU374594 A1 SU 374594A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
generator
circuit
register
Prior art date
Application number
SU1417541A
Other languages
English (en)
Inventor
И. Н. Мищенко И. А. Новиков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1417541A priority Critical patent/SU374594A1/ru
Application granted granted Critical
Publication of SU374594A1 publication Critical patent/SU374594A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

1
Изобретение относитс  к устройствам синхронизации и может быть использовано в приемных устройствах систем радиосв зи, радиолокации и радионавигации.
Известно устройство синхронизации М-последовательности , состо щее из генератора М-последовательности, переключател  режима работы генератора, дифференциального коррел тора , генератора тактовых импульсов, коррел тора с пороговым устройством, генератора временных интервалов и счетчика.
Дл  уменьшени  времени поиска предлагаемое устройство содержит соединенный с выходом последнего разр да регистра дополнительный регистр, подключенную к выходам всех его разр дов логическую схему, выход которой соединен с управл ющим входом схемы запрета, подключенной к выходу дополнительного триггера, введенного совместно с схемой запрета в переключатель, причем второй вход дополнительного регистра соединен с генератором тактовых импульсов, второй вход логической схемы - с выходами всех разр дов регистра, выход схемы запрета - с установочным входом триггера переключател , а установочные входы дополнительного триггера - соответственно с выходом и входом «сброса счетчика.
В предлагаемом устройстве число разр дов дополнительного регистра равно т. Емкость
счетчика, который определ ет число записываемых символов принимаемой последовательности , выбирают равной п т, т. е. записывают т символов принимаемой последовательности . Дл  этих записанных п + т символов можно написать т рекуррентных уравнений . С выходами всех разр дов обоих регистров соедин ют логическую схему, функцию Бул  которой выбирают так, чтобы на выходе был нуль только в том случае, если выполн ютс  все т рекуррентных уравнени  дл  п + m записанных символов принимаемой последовательности, и единица, если хот  бы одно уравнение не выполн етс . Выход этой логической схемы соедин ют с запрещающим входом схемы запрета, через которую выход счетчика, вырабатывающего- сигнал на переключение генератора в режим автономной работы , соединен с входом переключател . Если при приеме записанных п -}- т символов последовательности произошли ошибки, которые привели к тому, что хот  бы одно рекуррентное уравнение не выполн етс , то на выходе логической схемы по вл етс  сигнал, который запретит переход генератора в режим автономной работы. После этого в регистре производитс  сдвиг и записываетс  еще один прин тый символ последовательности. Так продолжаетс  до тех пор, пока сигнал на выходе логической схемы станет равным нулю. После этого генератор переключаетс  в режим автономной работы.
На чертеже приведена блок-схема предлагаемого устройства.
Вход устройства соединен с входом коррел тора / с пороговым устройством, а также через цепь задержки 2 с входом дифференциального коррел тора 3 и переключател  4. Выход последнего подключен ко второму входу коррел тора 1, второму входу дифс()еренциального коррел тора 3 и входу регистра 5. Регистр 5 св зан с дифференциальным коррел тором 3, сумматором по модулю 6, дополнительным регистром 7 и логической схемой 8. Выход логической схемы 8 соединен с запрещающим входом схемы запрета 9. Выход дифференциального коррел тора 3 соединен с входом управлени  по частоте генератора 10 тактовых импульсов, выход которого соединен с регистрами 5 и 7 и счетным входом счетчика 11. Выход генератора 12 св зан с входом схемы запрета 13, запрещающий вход которой соединен с выходом коррел тора /. Выход схемы запрета св зан с входом переключател  4, т. е. с входами триггеров 14 и 15. Второй вход триггера 14 соединен с выходом счетчика 11. Переключатель 4 состоит из триггера 14 и 15, схем совпадений 16 и 17, схемы «ИЛИ 18 и схемы запрета 9.
Устройство работает следующим образом.
После включени  порог в коррел торе 1 не превыщен и на его выходе нет сигнала. Поэтому первый импульс генератора 12 проходит через схему запрета 13, устанавливает триггеры 14 н 15 в нулевое состо ние и производит сброс счетчика //. Так как триггер 15 находитс  в состо нии «О, то входной сигнал по цепи задержки 2 через схему совпадений 17 и схему «ИЛИ 18 поступает на вход регистра 5.
Тактовыми импульсами, поступающими от генератора 10, прин тые символы последовательности продвигаютс  в регистрах 5 и 7. Емкость счетчика // выбрана равной сумме числа разр дов регистров 5 и 7. Поэтому, когда первый записанный в регистр 5 символ прин той последовательности достигает последнего разр да регистра 7, на выходе счетчика // по вл етс  сигнал переполнени . Этот сигнал перебрасывает триггер 14 в состо ние «1, и на его выходе по вл етс  сигнал «1. Если дл  записацных в регистры 5 и 7 символов выполн ютс  все рекуррентные уравнени , то сигнал на выходе логической схемы 8 отсутствует и выходной сигнал триггера 14 через схему запрета 9 перебрасывает триггер 15 Б состо ние «1. После этого закрываетс  схема 17 и открываетс  схема 16. Теперь на вход регистра сдвига 5 поступают не символы принимаемой последовательности, а сигналы с сумматора «по модулю 6, т. е. генератор переключаетс  в режим автономной работы. На вход коррел тора / поступают символы принимаемой и формируемой последовательностей . При условии, что фазы формируемой и
припимаемой последовательностей совпадают, порог будет превышен до прихода второго импульса с генератора 12.
Выходной сигнал коррел тора / запретит
прохождение импульса генератора 12, и устройство останетс  в режиме автономной работы . Частоту следовани  импульсов генератора 12 выбирают такой, чтобы одного периода было достаточно дл  записи символов в регистры 5 и 7, анализа ощибок и анализа взаимнокоррел ционной функции принимаемой и формируемой последовательностей.
Если за врем  анализа порог оказалс  не превыщенным, то через схему запрета 13 проходит второй импульс генератора 12, который переключает устройство в режим записи принимаемых символов в регистры 5 и 7, как описывалось выще. Может оказатьс , что в тот момент, когда
первый записанный символ принимаемой последовательности достигает последнего разр да регистра сдвига 7, выполн ютс  не все рекуррентные уравнени  дл  символов, записанных в регистрах 5 и 7. Тогда на выходе логической схемы 8 будет сигнал, который запретит прохождение сигнала с триггера 14 на триггер 15. Триггер 15 остаетс  в состо нии «О. В регистрах 5 и 7 производитс  сдвиг и запись следующего символа принимаемой последовательности . После этого оп ть может оказатьс , что рекуррентные уравнени  либо выполн ютс , либо не выполн ютс . Если уравнени  выполн ютс , то исчезает запрещающий сигнал логической схемы 8, триггер 15
перебрасываетс  в состо ние «1, и генератор 12 переходит в режим автономной работы.
При невыполнении уравнений в регистре снова будет произведен сдвиг, запись следующего прин того символа последовательности,
и т. д.
Логической схемой 8 обнаруживаетс  больщинство комбинаций ощибок. При обнаружении ощибки устройство не переходит в режим анализа взаимокоррел циониой функции принимаемой и формируемой последовательностей .
Выигрыщ во времени поиска получаетс  за счет того, что врем  анализа взаимокоррел ционной функции значительно больще периода тактовой частоты следовани  символов последовательности .
Предмет изобретени 
Устройство синхронизации М-последовательности , состо щее из генератора М-последовательности , переключател  режима работы генератора, содержащего триггер и две схемы совпадени , дифференциального коррел тора , генератора тактовых импульсов, коррел тора с пороговым устройством, генератора временных интервалов и счетчика, отличающеес  тем, что, с целью уменьщени  времени поиска, оно содержит соединенный с выходом последнего разр да регистра дополнительный регистр, подключенную к выходам всех его разр дов логическую схему, выход которой соединен с управл ющим входом схемы запрета, подключенной к выходу дополнительного триггера, введенного совместно с упом нутой схемой запрета в переключатель, причем второй вход дополнительного регистра соединен с генератором тактовых импульсов , второй вход логической схемы - с выходами всех разр дов регистра, выход схемы запрета - с установочным входом триггера переключател , а установочные входы дополнительного триггера - соответственно с выходом и входом «сброс счетчика.
Вхбд
SU1417541A 1970-03-24 1970-03-24 ВСЕСОЮЗНАЯ 1"ЛШТНО.Ш(кгт-ЯА / SU374594A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1417541A SU374594A1 (ru) 1970-03-24 1970-03-24 ВСЕСОЮЗНАЯ 1"ЛШТНО.Ш(кгт-ЯА /

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1417541A SU374594A1 (ru) 1970-03-24 1970-03-24 ВСЕСОЮЗНАЯ 1"ЛШТНО.Ш(кгт-ЯА /

Publications (1)

Publication Number Publication Date
SU374594A1 true SU374594A1 (ru) 1973-03-20

Family

ID=20451059

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1417541A SU374594A1 (ru) 1970-03-24 1970-03-24 ВСЕСОЮЗНАЯ 1"ЛШТНО.Ш(кгт-ЯА /

Country Status (1)

Country Link
SU (1) SU374594A1 (ru)

Similar Documents

Publication Publication Date Title
SU374594A1 (ru) ВСЕСОЮЗНАЯ 1"ЛШТНО.Ш(кгт-ЯА /
SU445993A1 (ru) Устройство дл синхронизации двоичной линейной рекурентной последовательности
SU590860A1 (ru) Устройство синхронизации псевдошумовых сигналов
SU1254396A1 (ru) Цифровой дискриминатор фазоманипулированного сигнала
SU702534A1 (ru) Устройство синхронизации м-последовательности с инверсной модул цией
SU601757A1 (ru) Оперативное запоминающее устройство
SU484564A1 (ru) Дискретный накопитель импульсных сигналов
SU1540020A1 (ru) Устройство поиска шумоподобного сигнала
SU1084901A1 (ru) Устройство дл контрол блоков пам ти
SU411484A1 (ru)
SU560351A1 (ru) Устройство фазового пуска приемника дискретной информации
SU1141583A1 (ru) Стартстопное приемное устройство
SU1363426A1 (ru) Цифровой синтезатор частот
RU1802352C (ru) Устройство дл обнаружени эхо-сигналов
SU486478A1 (ru) Устройство приема импульсных сигналов
SU1084856A1 (ru) Устройство дл приема команд
SU428454A1 (ru) Запоминающее устройство
SU1014036A1 (ru) Логическое запоминающее устройство
SU1541586A1 (ru) Датчик времени
SU427458A1 (ru) Регенератор двоичных символов
SU1198762A1 (ru) "уctpoйctbo для bыдeлehия pekуppehthoгo cиhxpocигhaлa c oбhapужehиem oшибok"
SU907817A1 (ru) Устройство оценки сигнала
SU502516A1 (ru) Устройство дл выделени рекуррентного синхросигнала с обнаружением ошибок
SU1635220A1 (ru) Буферное запоминающее устройство
SU474950A1 (ru) Устройство дл анализа автокоррел ционных характеристик временных искажений