Известно запоминающее устройство (ЗУ) содержащее регистры сдвига, одни входы которыхподключены к соответствующим полусумматорам , а выходы - к логической схеме, i Целью изобретени вл етс поныщениё надежности устройства в работе. Это достигаетс тем. что в пего введены дополнительный регистр, входы которого подключены к управл ющим шииам устройства, тригг р вхо-, ды которого подсоединены к первой управл ющей шипе и к выходу дополнительного регистра , а выход - к одному из входов введенной в устройство схемы «Я, другой вход которой i подключен ко второй управл юн1ей щине, а: выход - к другим входам регистров сдвига. ; На чертеже изображена блок-схема описываемого устройства.I Оно содержит регистры сдвига /, полусумматоры 2, логическую схему 3., дополнительный регистр 4, триггер 5 и схему «И 6. Полусумматоры могут быть вообще исключены из. ЗУ; при этом выход каждого предыдущего регистра соедин етс со входом последующего.; Одни входы регистров / подключены к полу-. сумматорам 2, а выходы - к схеме 3. К первой унра л юп1ей щине 7 подсоеднпены входы регистра 4 и один из входов триггера 5, другой вход которого соединен с выходом регистра 4. Ко второй управл ющей щипе 8 подключены вход регистра 4 и один из входов схемы «И 6, другой вход которой подсоединен к выходу триггера 5, а выход - к другим вхидам регистров 1. Устройство содержит также входную 9 и выходную 10 щины.« На первую управл ющую шину 7 ностунают управл ющие импульсы, определ ющие момент времени, когда начинает происходить процесс записи и сдвига ипформапии в реги: страх /. На входную шипу 9 поступает входна информацн , на вторую управл юн1ую nniну 8 - импульсы сдвига информании в регистрах /. В исходном состо нии триггер. 5 занрещает прохожде1П1е через схему «И 6 имнульсов сдвига информании на регистры /. С приходом управл ющего импульса трипер 5. устанавливаетс в единичное состо ние, разреШа прохождение через схему «И 6 и.мнульсов сдвига. При этом по каждому имнульсу} происходит поразр дный сдви|- нпформаннп nj регистрах /, а в первые разр ды регистров записываетс ннформани , вырабатываема nai выходах соответствуюп1их полусумматором 2. Одновременно с постунленнем управл ющею импульса устанавливаетс в еднннчнпе состо -, йие первый разр д регистра 4 и но импульсам сдвига., ноступаюн1пм на его другой вход, rifx нсхадит последовательна установка в единичное состо ние последующих разр дов регисТ ра 4. Предыдущий разр д регистра при этом возрращаетс в нулевое состо ние. При установке в единичное состо ние последнего разр да регистра 4 на его выходе вырабатываетс сигнал, возвращающий триггер 5 в исходное (нулевое )состо нне. Потенциал с триггера зао1 ещает прохождение через схему «И 6 импульсов сдвига, и до пр-нхода следующего управл ющего импульса по первой управл ющей щине 7 сдвига информации в регистрах не производитс . Количество разр дов в регистре 4 равно количеству разр дов в каждом из регистров /. Поэтому количество импульсов сдвига, проход щих через схему «И 6 на регистры / по каждому управл ющему сигналу, всегда строго посто нно, равно, количеству разр дов в каждом из регистров и не зависит от периода повторени , управл ющих импульсов при услоВИИ ) что период их повторени больше прохождени импульсов через регистр 4. Таким образом, в определенных одноименных чейках регистров / всегда хранитс ин формаци , задержанна на определенную посто нную , величину относительно управл ющих импульсов, поступающих по первой управл ющей шине 7, независимо от их периода повторени . Это позвол ет использовать списываемое ЗУ дл накоплени и обнаружени на фоне помех сигналов, синхронных с управл ющими импульсами при нестабильной частоте их следовани . .ч Предмет изобретени Запоминающее устройство, содержащее регистры сдвига, одни входы которых подклю i чены к соответствующим полусумматорам, а выходы - к логической схеме, отличающе ее тем, что, с целью повышени надеж- i I ности устройства в работе, оно содержит до- i i полнительный регистр, входы которого под-1 1ключены к управл ющим щинам устройства, триггер, входы которого подсоединены к , управл ющей шине и к выходу дополни-i тельного регистра, а выход - к одному из вхо ов введенной в устройство схемы «И, другой |; вход которой подключен ко второй управл ющей щиneJ а выход- к другим входам регистров сдэи(-а.
5
6