SU448469A1 - Двоичный счетчик с контролем ошибок - Google Patents
Двоичный счетчик с контролем ошибокInfo
- Publication number
- SU448469A1 SU448469A1 SU1757305A SU1757305A SU448469A1 SU 448469 A1 SU448469 A1 SU 448469A1 SU 1757305 A SU1757305 A SU 1757305A SU 1757305 A SU1757305 A SU 1757305A SU 448469 A1 SU448469 A1 SU 448469A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- trigger
- register
- bit
- inputs
- Prior art date
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть использовало в устройствах автоматического управлени .
Известен двоичный счетчик с контролем ошибок, содержащий счетную схему на триггерах , схему формировани прогнозируемого признака четности и схему контрол четности единиц.
Однако в таком счетчике при параллельной записи отличного от нул числа, начина с которого требуетс пересчет, необходимо формирование признака четности записываемого числа дл исключени возможности ложного срабатывани схемы контрол .
Кроме того, недостатком известной схемы вл етс невозможность осуществлени контрол реверсивного счетчика, так как схема формировани прогнозируемого признака четности формирует этот признак только на последующее возрастающее число.
Цель изобретени - расширение функциональных возможностей схемы контрол двоичного счетчика, построенного на базе потенциальных логических элементов.
Это достигаетс тем, что в предлагаемом счетчике выходы «1 всех разр дов вспомогательного регистра и старшего разр да основного регистра соединены с входами схемы контрол на нечетность; схемы «И, соединенные своими выходами с входами установки в «1 и «О всех разр дов основного регистра , св заны соответственно своими входами с выходами «О и «1 одноименных разр дов вспомогательного регистра; выходы «1 всех, за исключением старшего, разр дов основного регистра соединены с входом схемы «И, св занного по выходу с входом установки в «1 триггера того же разр да вспомогательного регистра, и входами схем «И, соединенных выходами с входами установки в «О и «1 триггера следующего разр да вспомогательного регистра; выход «1 старшего разр да основного регистра соединен с входом схемы «И установки в «1 триггера того же разр да вспомогательного регистра; входы схем «И, св занных выходами с входами триггера младшего разр да подключены к инверсному входу счетчика.
На чертеже показана блок-схема предлагаемого счетчика.
Дл конкретности рассматриваетс четырехразр дный счетчик.
Двоичный счетчик 1 на потенциальных логических элементах с последовательным переносом единиц состоит из основного регистра (верхний р д триггеров 2-5) и вспомогательного регистра (нижний р д триггеров ). Единичные выходы 10-13 триггеров основного регистра вл ютс выходами счетчика, причем 10 - выход первого разр да счетчика. 11 - выход второго разр да и т. д. Схема 14 контрол состоит из схем «ИЛИ 15-18, осуществл ющих функцию сложени по модулю 2 и схемы «И 19, первый из входов которой подключен к выходу схемы 18, а второй соединен с входной клеммой 20. Результат контрол работы счетчика (сигнал «Правильно) снимаетс с выхода 21. Единичные выходы 22-25 триггеров вспомогательного регистра счетчика подключены к входам схемы контрол на нечетность единиц . К схеме контрол подключен единичный выход 26 триггера высщего разр да основного регистра счетчика. Число контролируемых триггеров равно п ти. В общем случае число контролируемых триггеров равно n-f-l (п - число разр дов счетчика). Счетчик работает следующим образом. В исходном положении все триггеры основного регистра и триггер первого разр да вспомогательного регистра устаиавливаютс в состо ние «О, а остальные триггеры вспомогательного регистра - в состо ние «1. Таким образом, при установке «О число триггеров вспомогательного регистра, установленных в состо ние «1, равно трем. Так как на входы схемы 14 контрол поступает нечетное число единиц, на первом входе схемы «И 19 устанавливаетс «1. Таким образом , при по влении импульса «Опрос а входе 20 и выходе 21 оказываетс «1, что соответствует правильности работы счетчика. Пр мое и инверсное значени входного сигнала подаютс на входы 27 и 28 соответственно. При поступлении первого входного сигнала триггер первого разр да основного регистра устанавливаетс в состо ние «1, а триггер второго разр да вспомогательного регистра - в состо ние «О. После сн ти входного сигнала триггер первого разр да вспомогательного регистра перебрасываетс в состо ние «Ь. Таким образом, число контролируемых триггеров , изменивщих свое состо ние после окончани действи первого входного сигнала, равно двум и следовательно нечетность единиц , подаваемых на входы схемы 14, сохран етс . С приходом второго входного сигнала триггер первого разр да основного регистра устанавливаетс в состо ние «О, триггер второго разр да этого же регистра - в состо ние «1, а триггер третьего разр да вспомогательного регистра - в состо ние «О. После сн ти входиого сигнала триггер первого разр да вспомогательного регистра перебрасываетс в состо ние «О. Как и в первом случае, измен ют свое состо ние только два триггера вспомогательного регистра, т. е. нечетность числа единиц, подаваемых на входы схемы контрол , сохран етс . Отсюда следует, что число триггеров вспомогательного регистра, измен ющих свое состо ние после каждого очередного входного сигнала, не мен етс и равно двум. Исключение составл ет только тот момент, когда устанавливаетс в единичное состо ние триггер высщего разр да основного регистра. В этом случае измен ет свое состо ние только один триггер вспомогательного регистра, так как четвертый разр д вл етс последним в счетчике и следовательно отсутствует перенос на триггер вспомогательного регистра следующего разр да. Однако нечетность единиц не нарущаетс , потому что число триггеров, изменивщих свое состо ние, остаетс равным двум, вследствие того, что триггер высщего разр да основного регистра входит в число контролируемых триггеров.. Таким образом, при правильной работе счетчика число единиц, подаваемых на входы схемы контрол , сохран етс нечетным и на первый вход схемы «И 19 подаетс «1, что свидетельствует о правильности работы счетчика . При нарущении работы счетчика (ложном срабатывании или выходе из стро любого из триггеров) нечетность числа единиц, подаваемых на схему контрол , нарущаетс и отсутствие «1 на входе 21 сигнализирует о нарущении работы счетчика. Задержка времени поступлени сигнала «Опрос -на вход 20 относительно сигнала на входе 27, запускающего счетчик, определ етс суммой трех составл ющих з + тг + ск. где туст - врем окончани распространени переносов и переключени последнего каскада счетчика; Ттг - врем переключени одного триггера; Тек - врем протекани переходного процесса в схеме контрол . Счетчик содержит четное число разр дов (« 4). При нечетном числе разр дов счетчика сохранени контрол по нечетному числу единиц следует вместо единичного выхода 26 триггера высщего разр да основного регистра к схеме 14 контрол подключить нулевой выход 29 того же триггера. Приведенна на чертеже схема контрол аботы счетчика пригодна дл контрол раоты реверсивного счетчика. В этом случае к хеме 14 контрол подаютс единичные выхоы всех триггеров вспомогательного регистра единичный (или нулевой) выход высщего азр да основного регистра реверсивного счетчика . Эту схему можно использовать дл контро работы счетчика с параллельной записью исла, начина с которого требуетс счет. Предмет, изобретени . Двоичный, счетчик с контролем ощибок, соержащий л-разр дные основной и вспомогаельный регистры, схему контрол на нечетость с (л+1) входами и схемы «И, входы становки в «О и в «1 всех триггеров счетчика соединены с выходами соответствующих схем «И, причем один вход каждой из схем «И, триггеров основного регистра, за исключением триггера младшего разр да, соединены соответственно с выходами «О триггеров предыдущего разр да, а аналогичные входы схем «И младшего разр да соединены с пр мым входом счетчика, отличающийс тем, что, с целью расширени функциональных возможностей, в нем выходы «1 всех разр дов вспомогательного регистра и старшего разр да основного регистра соединены с входами схемы контрол на нечетность; схемы «И установки в «I и «О всех разр дов основного регистра соединены соответственно
своими входами с выходами «О и «1 одноименных разр дов вспомогательного регистра; выходы «I всех, за исключением старшего, разр дов основного регистра соединены с входом схемы «И установки в «1 триггера того же разр да вспомогательного регистра, и входами схем «И установки в «О и «1 триггера следующего разр да вспомогательного регистра; выход «1 старшего разр да основного регистра соединен с входом схемы «И установки в «1 триггера того же разр да вспомогательного регистра; входы схем «И триггера младшего разр да вспомогательного регистра соединены с инверсным входом счетчика .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1757305A SU448469A1 (ru) | 1972-03-09 | 1972-03-09 | Двоичный счетчик с контролем ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1757305A SU448469A1 (ru) | 1972-03-09 | 1972-03-09 | Двоичный счетчик с контролем ошибок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU448469A1 true SU448469A1 (ru) | 1974-10-30 |
Family
ID=20505951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1757305A SU448469A1 (ru) | 1972-03-09 | 1972-03-09 | Двоичный счетчик с контролем ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU448469A1 (ru) |
-
1972
- 1972-03-09 SU SU1757305A patent/SU448469A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB849952A (en) | Static computer register and electronic data processing unit employing such register | |
SU448469A1 (ru) | Двоичный счетчик с контролем ошибок | |
US3393298A (en) | Double-rank binary counter | |
GB1250926A (ru) | ||
SU903867A1 (ru) | Устройство дл делени | |
SU1096651A1 (ru) | Устройство дл обнаружени ошибок в параллельном @ -разр дном коде | |
SU919090A1 (ru) | Устройство дл контрол работы счетчика с потенциальными выходами | |
US3207888A (en) | Electronic circuit for complementing binary coded decimal numbers | |
SU403076A1 (ru) | Двоичный счетчик | |
SU401998A1 (ru) | УСТРОЙСТВО дл КОНТРОЛЯ ЦЕПЕЙ УПРАВЛЕНИЯ | |
SU634285A1 (ru) | Устройство дл перебора сочетаний | |
SU451073A1 (ru) | Распределитель | |
SU437072A1 (ru) | Микропрограммное устройство управлени | |
SU540269A1 (ru) | Цифровой интегратор с контролем | |
SU839060A1 (ru) | Устройство дл контрол -разр д-НОгО СчЕТчиКА | |
RU1817136C (ru) | Устройство дл контрол регистров сдвига | |
SU481898A1 (ru) | Устройство дл проверки схем сравнени двоичных чисел | |
SU552609A1 (ru) | Асинхронное устройство дл определени четности информации | |
SU1016786A1 (ru) | Устройство дл контрол логических блоков | |
SU428385A1 (ru) | ||
SU318931A1 (ru) | СТРУЙНЫЙ ТРИГГЕРНЫЙ СЧЕТЧИК11^лтши1}т^:мтI Bi'iBJ'iHOTESiA | |
SU1677866A1 (ru) | Реверсивное счетное устройство | |
SU1130860A1 (ru) | Устройство дл делени | |
US3307024A (en) | Counter for data processing control system | |
SU364109A1 (ru) | Распределитель импульсов на потенциальных элед1ентах |