SU364109A1 - Распределитель импульсов на потенциальных элед1ентах - Google Patents

Description

Изобретение относитс  к области импульсной техники и может быть исиользовано в импульсных логических устройствах радиоаппаратуры различного назначени .

11звестен раснределитель импульсов на потенциальных элементах, содержащий разр ,дные триггеры с раздельными входами и счетный триггер, выходы единичного ,и нулевого нлеча которого соответственно подключены ко входам установки в нуль всех нечетных и четных разр дных триггеров раснределнтел , схему совпадени  н инвертировани .

В иззестном устроГктве дл  формировани  одного такта требуетс  наличие двух потенциальных триггеров, один из которых выполн ет вспомогательную роль.

Предлагаемое устройство отличаетс  от известного тем, что в нем, с целью упрощени  схемы, выход нулевого плеча каждого разр дного триггера подключен ко входу установки Б следующего разр дного триггера и ко входу элемента совпадени  и инвертировани , выход которого подключен ко входу установки в единицу первого разр дного триггера.

На чертеже представлена логическа  схема оредлагаемого распределител  импульсов.

Распределитель импульсов пост/роен на базе потенциальных элементов «И (ИЛИ) - НЕ с положительной логикой, т. е. с такой

, когда логической единице соответствует верхний уровень сигнала, а логнческому нулю - нижний уровень сигнала.

В состав раснределител  вход т триггер

Iсо счетным входом и входом установки нул ; регистр 2 сдвига со вход щими в пего п-1 триггерами 3 с установочными входами; схема 4 совпадени  и инвертир01ва}1н .

Триггер / со счетным входом иереключаетс  по счетному входу 5 тактнрующи.ми импульсами и формирует на своих выходах 6 и 7 улравл ющие инверсные уровни: уровень нул  и уровень единицы соответственно. Вход 8 триггера служит дл  установки нул .

Регистр 2 сдвига состоит из п-1 разр дов, каждый из которых нредставл ет собой триггер 3 с установочными входам. Входы 9 установки нул  иечетн 1х разр дов подкл оче ы на выход 6 триггера /, аналогичи1з;е входы четных р; 3р до 5 регистра - па «нулевой аыхсд 7 триггера /.

Передача е дииицы из разр да в производитс  с «)1уле,вого выхода 10 каждого предыдущего разр да (триггера) ia вход

IIустановки каждого последующего разр да (триггера) в инверсном коде. Выходы 10  вл ютс  одновременно выходами распределител  «1, «2, «3, ..., «п-1.

Установка нул  четных разр дов регистра производитс  уровнем нул  непосредственно

по ВХОДУ 12, а установка нул  нечетных разр дов выполн етс  автоматпчески по входам 9 при установке нул  триггера /.

Схема 4 совпадени  и инвертировани  иредназначена ал  формировани  сигнала на выходе «п и сигнала запуска триггера 3 первого разр да при обнуленном регистре.

Количество тактов распределител  может быть только четным: « 2; 4, 6 и т. д.

В исходном состо нии регистр 2 сдвига и триггер 3 со счетным -входом обнулены. На всех выходах, кроме выхода «п, имеетс  уровень единицы. При совпадении этих уровней па схеме 4 совпадени  и ипвертпроваии  на выходе «п формируетс  уровень , который одновременно подаетс  на вход 11 первого разр да регистра сдвига.

Триггеры первого и других нечетных разр дов блокированы уровнем иул  по входу 9, так как триггер / имеет состо иие нул .

Первый импульс такта переключает из состо ни  нул  в состо ние единицы триггер /, который мен ет управл ющие уровни.

Теперь уровень единицы нодан на нечетные разр ды регистра, а ;уровень нул - на четиые.

Триггер первого разр да регистра после сн ти  блокировки устанавливаетс  в состо ние единицы. На его пулевом выходе 10 по вл етс  уровень нул , который подготавливает второй разр д регистра к приему единицы и  вл етс  выходным сигналом «1 распределител . Кроме того, этот, же сигнал постунаег на схему 4 совпадени  и инвертировани . В результате нарушаетс  совпадение сигналов и па выходе схемы 4 формируетс  уровеиь едииицы, который поступает на выход «п распределител  и на вход // первого разр да . На этом заканчиваютс  переключени  элементов до следующего тактирующего имлульса.

Второй импульс такта переклЕочает из состо ни  единицы в состо ние иул  триггер /, в результате чего происходит смена управл ющих уровней, (которые блокируют нечетные и снимают блокировку с четных разр дов (триггеров) регистра. Второй разр д (триггер ) регистра, подготовленный по входу //, уста1на1вливаетс  в состо ние единицы и формирует на своем нулевом выходе 10 уровень нул , который надпотавлпвает третий разр д

регистра к .приему единицы и  вл етс  выход ,  ы.м сигналом «2 распределител .

Первый разр д регистра с нодачей нулевого уровн  на вход 9 устанавливаетс  в ну .левое состо ние и прекращает фор.мировать уровень нул  с нулевого выхода 10. Схема 4 совпадени  и инвертировани  не вырабатывает сигнала запуска иервого разр да, так как несовладенне входных сигналов теперь обестечиваетс  сигналом второго разр да.

Аналогичное переключение разр дов происходит с каждым входным тактир-ующи.м импульсом распределител  до тех нор, нока не будет установлен в нулевое состо ние последний , (п-1)-ът разр д. С исчезновением единицы в разр дах регистра произойдет совпадение входных сигналов на схе.ме 4 совпадени  н инвертировани , котора  сформирует уровень нул  на выходе «п распределител 

и подготовит первый разр д к приему единицы на следующем такте.

Этим заканчиваетс  один цикл формировани  сигнала распределител . Далее циклы повтор ютс .

Устойчивость работы расараделител  обеспечиваетс  задержкой сигнала при передаче из разр да в разр д или со схемы совпадени  в первый разр д регистра сдвига распределител  на посто нную величину г, представл ющего собой врем  задержки сигнала на о.з,ип потенциальный элемент «И (ИЛИ) -НЕ, на базе которых построен распределитель.

Предмет изобретени 

Распределитель импульсав на потенциальных элементах, содержащий разр дные триг|геры с раздельными входами и счетный триггер , выхо.ды единичного и нулевого плеча которого соответственно подключены ко входам установки в ноль всех нечетных и четных разр дных триггеров распределител , схему совпадени  и иивертироваии , отличающийс  тем, что, с целью упрощени  схемы, выход нулевого плеча каждого разр дного триггера подключен ко входу у1стаиав|ки в единицу следующего разр дного триггера и ко входу элемента совпадени  и инвертировани , выход которого подключен ко входу установки в единицу первого разр  дного триггера.

,

Л