SU411648A1 - - Google Patents

Description

1

Изобретение относитс  к области автоматики и вычислительной техники.

Известны распределители-счетчика на потенциальных триггерах.

Недостатком известных устройств  вл етс  повышенна  сложность, так как в них на один разр д приходитс  по два триггера и четыре схемы совпадени .

Известпы также распределители-счетчики с накоплением единиц, содержащие по одному триггеру и по две схемы совпадени  на разр д .

Однако и они имеют ограниченные функциональные возможности (не работают в кольцевом режиме) и наличие импульсов помех на выходах устройства, которые возникают при параллельной установке устройства в исходное состо ние за счет разного времени задержки в установлении напр жени  на выходах двух смежных триггеров, подключенных к выходным схемам совпадени .

С целью повышени  устойчивости при работе устройства в кольцевом режиме в него введены инвертор и дополнительна  схема совпадени , причем первый вход дополнительной схемы совпадени  подключен к единичному выходу последного триггера, второй вход - к шине тактовых импульсов четных триггеров, выход - к нулевому входу первого триггера, единичный выход каждого предыдущего триггера соединен с нулевым входом последующего триггера, кроме последнего, нулевой вход которого соединен через инвертор с шиной тактовых импульсов нечетных трпггеров .

На фиг. 1 представлена функциональна  схема предлагаемого устройства; па фиг. 2- временна  диаграмма его работы. Предлагаемый распределитель-счетчик содержит шину 1 тактовых импульсов нечетных триггеров, шину 2 тактовых импульсов четных триггеров, вход 3 устройства, соответственно нечетные и четные триггеры 4 и 5, выходные схемы совпадени  6, соответственно

нулевые и единичные выходы 7 и 8 триггеров,

входные схемы совпадени  9, дополнительную

схему совпадени  10, инвертор 11, вы.ходы I,

П, ... , п- I, п устройства.

Работа устройства происходит следующим

образом.

В исходном состо нии триггеры 4 и 5 наход тс  в нулевом положении, которому соответствует низкий потенциал на нулевом выходе 7 триггеров, высокий потенциал на единичном выходе 8 триггеров (фиг. 2).

Устройство начинает работать после подачи в момент времени to разрешающего потенциала (пизкого потенциала) на вход 3 устройства . С приходом импульса по тактовой шине 1

нечетных триггеров работает входна  схема

3

совпадени  9 первого триггера 4, устанавлива  его в единицу. При этом происходит совпадение разрешающих потенциалов на входах выходной схемы совпадени  6, подключенной к единичному выходу первого триггера и нулевому выходу второго триггера. По вл етс  сигнал на первом выходе I устройства. С приходом импульса по тактовой шине 2 четных триггеров 5 единица записываетс  во второй триггер. По вл етс  сигнал на втором выходе II устройства.

Таким образом происходит накопление единиц и по вление сигналов на остальных выходах устройства.

В исходное состо ние устройство устанавливаетс  следующим образом.

С записью единицы в последний триггер на входах дополнительной схемы совпадени  10 происходит совпадение разрешающего потенциала , поступающего с единичного выхода последнего триггера, и импульса, поступающего по тактовой шине 2 четных триггеров. Выходным сигналом дополнительной схемы совпадени  10 устанавливаетс  в нулевое состо ние первый триггер, с переключением которого потенциалом , поступающим с его единичного выхода, устанавливаетс  в нулевое состо ние второй триггер и т. д., вплоть до предпоследнего триггера. Установка в нуль последнего триггера производитс  импульсом тактовой шины нечетных триггеров, поступающим па нулевой вход триггера через инвертор 11.

Вследствие этого, при установке в нуль устройства у каждых двух триггеров, подключенных к выходным схемам совпадени , на выходе предыдущего триггера сначала измен етс 

4

потенциал с разрешающего на запрещающий, а только затем потенциал измен етс  с запрещающего на разрешающий на выходе последующего триггера. При этом разрешающие потенциалы на входах схем совпадени  6 не перекрываютс , а на выходах устройства отсутствуют импульсы помех.

Предмет изобретени 

Распределитель-счетчик на потенциальных триггерах, выполненный по схеме с накоплением «единиц, содержащий на каждый разр д триггер, выходную схему совпадени , подключенную к единичному и нулевому выходам каждых двух триггеров, и входную схему совпадени , подключенную к единичному входу триггера, первый вход которой соединен

с единичным выходом предыдущего триггера, второй вход - с тактовой шиной соответственно нечетных и четных триггеров, отличающийс  тем, что, с целью повышени  устойчивости при работе устройства в кольцевом

режиме, в него введены инвертор и дополнительна  схема совпадени , причем первый вход дополнительной схемы совпадени  подключен к единичному выходу последнего триггера , второй вход - к шине тактовых импульсов четных триггеров, выход - к нулевому входу первого триггера, единичный выход каждого предыдущего триггера соединен с нулевым входом каждого последующего триггера , кроме последнего, нулевой вход которого

соединен через инвертор с шиной тактовых импульсов нечетных триггеров.