SU455464A1 - Устройство дл формировани серии импульсов - Google Patents
Устройство дл формировани серии импульсовInfo
- Publication number
- SU455464A1 SU455464A1 SU1864534A SU1864534A SU455464A1 SU 455464 A1 SU455464 A1 SU 455464A1 SU 1864534 A SU1864534 A SU 1864534A SU 1864534 A SU1864534 A SU 1864534A SU 455464 A1 SU455464 A1 SU 455464A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- circuit
- logic
- input
- logic circuit
- Prior art date
Links
Landscapes
- Programmable Controllers (AREA)
Description
1
Изобретение относитс к области автоматики и вычислительной техники и может использоватьс , например, в устройствах управлени шаговыми двигател ми.
Известно устройство дл формировани серий импульсов, содержащее генератор импульсов , схему синхронизации, счетчик импульсов , два устройства задержки, логическую схему «НЕ, две логические схемы «НЕ-И, логическую схему «исключающее ИЛИ, триггер и устройство управлени , причем выход генератора импульсов соединен с одним из входов схемы синхронизации, второй вход которой подсоединен к выходу устройства управлени , а выход схемы синхронизации подключен через последовательно соедипенные логическую схему «НЕ, первую логическую схему «НЕ-И и первое устройство задержки к входу счетчика импульсов, выходы которого , вл ющиес выходами устройства, соединены с входами логической схемы «исключающее ИЛИ, с первыми входами триггера и второй логической схемы «НЕ-И.
Цель изобретени - повышение надежности.
Это достигаетс тем, что в предлагаемом устройстве второй вход триггера соединен с выходом логической схемы «НЕ, а выход подключен к второму входу второй логической схемы «НЕ-И, выход которой через второе устройство задержки подсоединен к одному из
входов схемы синхронизации, при этом выход логической схемы «исключающее ИЛИ подключен к второму входу первой логической схемы «НЕ-И.
На чертеже представлена блок-схема предлагаемого устройства дл формировани серий импульсов.
Устройство содержит устройство управлени 1, генератор импульсов 2, схему синхронизации 3, логическую схему «НЕ 4, две логические схемы «НЕ-И 5 и 6, два устройства задержки 7 и 8, счетчик импульсов 9, триггер 10, логическую схему «исключающее ИЛИ 11, входные шины 12 и 13 сигналов
«Пуск и «Стоп соответственно, выходные шины 14 серий импульсов, выходную шину 15 индикации неисправности.
Предлагаемое устройство работает следующим образом.
В исходном состо нии с парофазиых выходов устройства управлени 1 на счетчик импульсов 9 и схему синхронизации 3 действуют потенциальные сбрасывающие сигналы. С включением устройства управлени 1 путем
подачи с шины 12 сигнала «Пуск сбрасывающий сигнал снимаетс , и включаетс схема синхронизации 3. С ее выхода на логическую схему «НЕ 4 поступает единичный перепад напр жени , своим фронтом совпадающий с
тактовым импульсом генератора импульсов 2.
При этом с входа триггера 10 снижаетс потенциальный сигнал, ранее удерживающий триггер 10 в сброшенном состо нии, и включаетс логическа схема «НЕ-И 5, подготовленна к срабатыванию нулевым уровнем напр жени с выхода логической схемы «исключающее ИЛИ 11. Единичный переиад наир жени через устройство задержки 7 поступает .-на первую вы-ходиую шину 14 и счетный вход счетчика импульсов 9. Пройди через его первый разр д на вторую иыходпую щину 14 и далее через логическую схему «исключающее ИЛИ 11, этот перепад напр жени выключает логическую схему «НЕ-И 5. При этом ио той же цепи распростран етс уже нулевой перепад напр жений и вновь включает .логическую схему «НЕ-I-I 5. Процесс формировани импульса вновь повтор етс с той лищь разницей, что в цепь прохождени сигнала включаетс и второй разр д счетчика импульсов 9 с соответствующей ему выходной щиной 14 и входом логической схемы «исключающее ИЛИ И. Формирование всех серий заканчиваетс , когда с выхода переполнени счетчика импульсов 9 переиад напр жени переключает триггер 10 и после прохождени с его выхода через схему «исключающее ИЛИ 11 выключает логическую схему «НЕ-И 5. С по влением заднего фронта сигнала переполнени срабатывает логическа схема «ПЕ-И 6, и единичный перепад напр жени с ее выхода через устройство задержки 8 переводит схему синхронизации 3 в ждущее состо ние. С по влением нового тактового импульса с генератора импульсов 2 схема синхронизации 3 вновь включаетс , при этом на первой выходной шине 14 (входе счетчика импульсов 9) будет выделено 2°- импульсов, на второй и т. д., а на последней . Длительность формируемых импульсов определ етс полностью временем прохождени перепадов напр жений по соответствующим им цеп м.
На шине же 15 на каждый тактовый импульс формируетс производный ему импу.и.с, длительность которого перекрывает длите-и ность серий с запасом по переднему и заднему фронту на врем задержки соответственно в устройствах задержки 7 и 8, представл ющих собой, например, цепочки из четного числа инверторов. Если на шине 15 устойчиво действует единичный уровень напр жени , то это свидетельствует о неисправности в цеп х и вл етс индикатором неработоспособности устройства.
Выключаетс устройство подачей сигнала «Стоп на unniy 13.
Пред.мет изобретени
Устройство дл формировани серий импульсов , содержащее генератор импульсов, схему синхронизации, счетчик импульсов, два устройства задержки, логическую схему «НЕ, две лог1П еские схемы «НЕ-И, логическую схему «исключающее ИЛИ, триггер и устройство уиравлепи , причем вы.ход генератора импульсов соединен с одним из входов схемы синхронизации, второй вход которой подсоединен к выходу устройства управлени , а выход схемы синхронизации подключен через последовательно соединенные логическую схему «НЕ, первую логическую схему «НЕ-И и первое устройство задержки к входу счетчика импульсов, выходы которого, вл ющиес выходами устройства, соединены с входами логической схемы «исключающее ИЛИ, с первыми входами триггера и второй логической схемы «НЕ-И отличающеес тем, что, с целью повышени надежности, второй вход триггера соединен с выходом логической схемы «НЕ, а выход подключен к второму входу второй логической схемы «НЕ-И, выход которой через второе устройство задержкп подсоединен к одному из входов схемы синхронизации , при этом выход логической схемы «исключающее ИЛИ подключен к второму входу первой логической схемы «НЕ-И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1864534A SU455464A1 (ru) | 1973-01-02 | 1973-01-02 | Устройство дл формировани серии импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1864534A SU455464A1 (ru) | 1973-01-02 | 1973-01-02 | Устройство дл формировани серии импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU455464A1 true SU455464A1 (ru) | 1974-12-30 |
Family
ID=20537189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1864534A SU455464A1 (ru) | 1973-01-02 | 1973-01-02 | Устройство дл формировани серии импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU455464A1 (ru) |
-
1973
- 1973-01-02 SU SU1864534A patent/SU455464A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU455464A1 (ru) | Устройство дл формировани серии импульсов | |
SU411648A1 (ru) | ||
SU496669A1 (ru) | Формирователь временного интервала | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
US4164712A (en) | Continuous counting system | |
SU1103352A1 (ru) | Устройство дл формировани серий импульсов | |
SU494843A1 (ru) | Формирователь импульсов | |
SU553737A1 (ru) | Устройство синхронизации | |
SU484629A1 (ru) | Генератор одиночных импульсов | |
JPS57175260A (en) | Detector of revolving direction | |
SU1177805A1 (ru) | Распределитель импульсов | |
SU467232A1 (ru) | Формирователь пачки импульсов | |
SU1185585A1 (ru) | Формирователь импульсов | |
SU465726A1 (ru) | Устройство задержки импульсов | |
SU999148A1 (ru) | Формирователь одиночных импульсов | |
RU2105357C1 (ru) | Сдвигающий регистр | |
SU1508213A1 (ru) | Устройство дл фиксации сбоев | |
SU764109A1 (ru) | Формирователь импульсов | |
SU1506524A1 (ru) | Формирователь импульсов | |
SU1265981A1 (ru) | Устройство дл выделени импульсов | |
SU455468A1 (ru) | Формирователь импульсов по переднему и заднему фронту входного импульса | |
SU363215A1 (ru) | Двоичный счетчик с контролем ошибок | |
SU1580535A2 (ru) | Троичное счетное устройство | |
SU738101A1 (ru) | Умножитель частоты следовани импульсов | |
SU1716519A2 (ru) | Устройство дл обнаружени потери импульсов |