SU444330A1 - Быстродействующий счетчик - Google Patents

Description

1

Изобретение относитс  к -вычислительной технике и может быть исиользовано дл  суммировани  последовательности входных импульсов.

Известен быстродействующий счетчик на элементах И-НЕ, каждый разр д которого выполнен на основе Д триггера, который содержит триггер пам ти и два коммутационных триггера, причем единичный .выход тригreipa пам ти соединен с единичным входом первого коммутационного триггера, у которого нулевой выход соединен с единичным входом триггера пам ти, а единичный выход - с единичным входом второго коммутационного триггера, нулевой выход которого соединен с нулевым ВХОДОМ тригге|ра пам ти и нулевым входом первого коммутационного триггера.

Цель изобретени  - уменьшение числа межразр дных св зей и .нагрузки на выходы элементов И-НЕ.

Это достигаетс  тем, что единичный выход второго коммутационного триггера каждого разр да соединен с нулевым и единичным входом первого коммутационного триггера ;последующего старшего разр да.

На чертеже изображена схема предлагаемого быстродействующего счетчика.

В .каждом разр де схемы И-НЕ 1 и 2 образуют триг:ге|р пам ти, И-НЕ - 3 и 4 - второй коммутационный триггер, а И-НЕ 5

и б образуют первый коммутационный триггер . Ие1рвый разр д счетчика работает -как обычный триггер со счетным входом. Срабатывание же второго разр да возможно л«щь

при наличии сигнала .переноса на выходе схемы И-НЕ 3 первого разр да, что указывает на то, что в первом разр де записана единица . Поскольку значение сигнала на выходе схемы И-НЕ 3 не измен етс  .в течение действи  тактирующего сигнала, то возможность .по влени  опасных сост заний полностью исключена. Срабатывание третьего разр да осуществл етс  при наличии сигнала переноса на выходе схемы И-НЕ 3 .второго

разр да, что указывает на то, что триггер пам ти .второго разр да находитс  в состо нии «единица и имеетс  сигнал переноса с выхода схемы И-НЕ 3 первого разр да, т. е. что и триггер лам ти .первого разр да находитс  в состо нии «единица. Весь процесс формировани  сигналов суммы и переноса осуществл етс  схемами И-НЕ 3 и 6 до прихода тактирующего сигнала. Тактирующий сигнал осуществл ет только одновременную

запись результатов суммировани  в триггеры пам ти счетчика. Таким образом, с приходом та.ктирующего сигнала тригге|р пам ти третьего разр да пзменит свое состо ние на противоположное, а триггеры пам ти первого и второго разр дов установ тс  в состо ние «нуль. Аналогично срабатывание л-ого разр да счетчика осуществл етс  при наличии сигнала переноса .на выходе схемы И-НЕ 3 (п - 1)-го разр да, что указывает на то, что все (п - 1) разр дов счетчика наход тс  в состо нии «единица. С приходом очередного тактирующего сигнала триггеры пам ти всех п разр дов измен т свое состо ние .

Предмет изобретени 

Быстродействующий счетчик иа элементах И-НЕ, каждый разр д которого вылолнен иа основе Д-тригге|ра, который содержит триггер пам ти и два коммутационных триггера.

причем единичный выход триггера пам ти соединен с единичным сходом первого коммутационного триггера, у -которого нулевой выход соединен с единичным входом триггера иам ти , а единичный выход - с единичным входом второго коммутационного триггера, нулевой выход которого соединен с нулевым входом тригге|ра пам ти и нулевым входом первого коммутациоиного триггера, отличающийс  тем, что, с целькУуменьшени  числа межразр дных св зей, уменьшени  нагрузки на выходы этих элементов, единичный .выход второго коммутационного триггера каждого разр да соединен с нулевым и единичным входом Первого коммутационного тригге1ра по.следующего старпгего разр да.

J разр д

W

2 разр д

7 разр д