RU1817136C - Устройство дл контрол регистров сдвига - Google Patents
Устройство дл контрол регистров сдвигаInfo
- Publication number
- RU1817136C RU1817136C SU4813132A RU1817136C RU 1817136 C RU1817136 C RU 1817136C SU 4813132 A SU4813132 A SU 4813132A RU 1817136 C RU1817136 C RU 1817136C
- Authority
- RU
- Russia
- Prior art keywords
- input
- inputs
- group
- shift registers
- output
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и служит, в частности , дл контрол микросхем, содержащих многоразр дные регистры сдвига. Целью изобретени вл етс повышение достоверности контрол . Положительный эффект достигаетс за счет обеспечени первоначальности выбора режима записи параллельного кода в регистры сдвига при осуществлении каждого полного цикла контрол правильной работы исследуемых регистров сдвига. Устройство дл контрол регистров сдвига содержит генератор, делитель , первую и вторую группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент задержки, сумматор, регистратор ошибки, регистратор конца контрол , К-разр дный счетчик, логический элемент И, четыре группы информационных входов, тактовый вход, вход выбора режима работы, вход сброса. 1 ил.
Description
Изобретение относитс к автоматике и вычислительной технике и служит дл контрол регистров сдвига, в частности дл контрол микросхем, содержащих многоразр дные регистры сдвига.
Цель изобретени - повышение достоверности контрол .
На чертеже представлена блок-схема устройства дл контрол регистров сдвига.
Устройство содержит генератор делитель 2, первую 3 и вторую 4 группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент 5 задержки, сумматор 6, регистратор 7 ошибки , регистратор 8 конца контрол , К-разр дный счетчик 9, логический элемент (ЛЭ) 10 И, четыре группы информационных входов 11-14, тактовый вход 15, вход 16 выбора режима работы, вход 17 сброса, первый 18
и второй 19 провер емые регистры сдвига, причем инверсные выходы К-разр дного счетчика 9 подключены к входам ЛЭ 10 И, пр мой и инверсный выходы последнего разр да делител 2 подключены соответственно к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы 4 и к соединенным с первым входом регистратора 8 конца контрол первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы 3, выходы которых подключены к соответствующим информационным входам второй группы сумматора 6, вход переноса которого соединен с третьим входом регистратора 7 ошибки и выходом элемента 5 задержки, а выход - с первым входом регистратора 7 ошибки, при этом информационные входы первой группы сумматора 6, вторые входы
00
тА
СО ON
элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы 4, соединенные с соответствующими пр мыми выходами делител 2, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы 3, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы 4, вход элемента 5 задержки, соединенный с (К + 1)-м входом ЛЭ 10 И, счетным входом К-разр дного счетчика 9 и выходом генератора 1, тактовый вход делител 2, подключенный к выходу Л Э 10. И, и объединенные между собой вход сброса делител 2, установочный вход К-разр дного счетчика 9 и вторые входы регистратора 7 ошибки и регистратора 8 конца контрол вл етс соответственно первой 11, второй-12, третьей 13, четвертой 14 группами информационных входов, тактовым входом 15, входом 16 выбора режима работы и входом 17 сброса устройства:- . ..... . ..
Провер ема пара регистров сдвига устанавливаетс на место первого 18 и второго 19 регистров сдвига.
Режим .проверки определ етс значением уровн потенциала сигнала, поступа- ющ его на входы выбора режима работы провер емых регистров с выхода ЛЭ 10 И. При наличии низкого уровн потенциала на входах Е (режим сдвига) информаци последовательно подаетс по второму информационному D-вхрду регистров, а сдвиг информации-осуществл етс тактовыми импульсами , поступающими на входы С провер емых регистров с выхода генератора 1. При этом прием информации по D-входам провер емых регистров осуществл етс с последних разр дов соседнего регистра, дл чего выход последнего разр да регистра 18 и регистра 19 соединены с D-входами регистра 19 и регистра 18 соответственно, что за счет обмена информацией в регистрах позвол ет контролировать вторые информационные D-входы.
При наличии высокого уровн потенциала на Е-входе провер емых регистров (режим записи параллельного кода) тактовый импульс по С-входу производит запись в регистр параллельного кода, поступающего на первые информационные входы 1,2, ..., п регистров 18 и 19,
ЛЭ 10 И имеет К + 1 входов, последний из которых подключен к выходу генератора 1 и соединен со счетным входом К-разр дного счетчика 9 с модулем счета п + 1, где п - разр дность провер емых регистров. Остальные входы ЛЭ 10 И соединены с инверсными выходами счетчика 9. Благодар этому каждый (п + 1)-й импульс, формируе- |дый на выходе генератора 1 и устанавлиеа- 10 щи и счетчик 9 в нулевое состо ние,
проходит через ЛЭ 10 И, измен ет содержимое делител 2 и переводит провер емые регистры 18 и 19 в режим записи параллельного кода, формируемого на выходе делител 2 и поступающего (напр мую или через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ второй 4 группы) на первые информационные входы этих регистров. В результате каждый (п + 1)-й импульс генератора 1, совпадающий с
импульсом ЛЭ 10 И, загружает по входу С параллельный код в провер емые регистры, а каждые п импульсов производ т сдвиг этого кода. . Чтобы произвести полный контроль рэ5 боты регистров сдвига на правильность их функционировани , необходимо дважды подать на его входы все возможные п-раз- р дные комбинации нулей и единиц, записать их в регистры и дл каждой из них
0 произвести цикл сдвига.
Первый раз (в первой половине цикла контрол ) в провер емые регистры осуществл ютс запись и сдвиг одинаковых кодов.
5
а во второй половине цикла - противоположных (пр мых и обратных). При этом на входы сумматора 6 всегда (как в первой половине цикла, так и во второй) в случае правильной работы провер емых регистров
0 поступают противоположные коды одного и того же числа.
В результате суммировани этих кодов в сумматоре 6 образуетс п-разр дна кодова комбинаци единиц(единична ),-при до5 бавлении к .которой по входу переноса единицы в сумматоре 6 формируетс п-разр дна кодова комбинаци нулей, а на выходе переноса (выходе сумматора) по вл етс положительный перепад, свиде0 тельствующий о правильной работе провер емых регистров и используемый при контроле. .
Предлагаемое устройство работает следующим образом.
5 По шине 17 сброса подаетс сигнал, устанавливающий в исходное состо ние регистраторы 7 и 8 ошибки и конца контрол , двоичный делитель 2 и К-разр дный счетчик 9. В результате регистраторы 7 и 8 индуци0 руют отсутствие ошибок в работе провер емых регистров 18 и 19 и контроль этих регистров, а все триггеры делител 2 и счетчика 9 устанавливаютс в нулевое состо ние. В результате этого по вление первого
5 же импульса на выходе генератора 1 приво дит к формированию на выходе ЛЭ 10 И сигнала положительной пол рности, устй навливающего по входу 16 выбора режима работы устройства провер емые регистры 18 и 19 в режим записи параллельного кода
Приход щий это же врем с выхода генератора 1 по тактовому входу 15 устройства на С-входы регистров 18 и 19 сдвига тактовый импульс производит запись кода с выходов двоичного делител 2 в первый регистр 18 сдвига по второй 12 группе информационных входов устройства непосредственно, а во второй регистр 19 сдвига - по четвертой 14 группе информационных входов устройства через вторую группу 4 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, котора на своих выходах повтор ет код, наход щийс на ее входах (в течение первой половины цикла). Эти одинаковые коды также .по вл ютс на выходах обоих провер емых регистров 18 и 19 сдвига,
На первую группу входов сумматора 6 код подаетс по первой группе 11 информационных входов устройства непосредственно с выходов первого провер емого регистра 18 сдвига, а на вторую группу входов - по третьей группе 13 информационных входов устройства с выхода второго провер емого регистра 19 через первую группу 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, котора инвертирует этот код. Таким образом , на входах сумматора 6 присутствуют противоположные коды одного и того же числа, которые, складыва сь, образуют на выходе код 111,..11, а на выходе переноса старшего разр да сумматора б, который используетс при контроле, - уровень сигнала , соответствующий уровню логического нул . Тактовый импульс, записавший параллельные коды в провер емые регистры 18 и 19, через элемент 5 задержки добавл ет единицу к содержимому сумматора 6 по входу переноса младшего разр да . Вследствие этого содержимое сумматора 6 становитс равным нулю, а на его выходе формируетс положительный перепад напр жени , воздействующий по первому входу на регистратор 7 ошибки. Врем задержки тактового импульса на элементе 5 задержки равно времени записи кодов в провер емые регистры 18 и 19 сдвига и времени суммировани этих кодов ё сумматоре 6.
Этот же тактовый сигнал, проход через ЛЭ 10 И, обеспечивает изменение содержимого делител 2 на единицу.
По окончании первого тактового импульса , сформированного на выходе генератора 1, на Е-входе регистров 18 и 19 сдвига устанавливаетс .низкий уровень сигнала, определ ющий работу регистров 18 и 19 в режиме сдвига. После каждого очередного сдвига информации тактовыми импульсами по С-входам провер емых регистров 18 и 19
производитс контроль правильности функционировани регистров 18 и 19 сдвига. Контроль в режиме сдвига производитс так же. как и контроль при записи параллельных 5 кодов в регистры 18 и 19.
Если один:из провер емых регистров 18 и 19 сдвига или оба неисправны, то при этом нарушаетс условие подачи на вход сумматора 6 противоположных кодов одного и 0 того же числа, и на выходе переноса старшего разр да сумматора б в этом случае с приходом импульса по входу переноса не формируетс положительный перепад напр жени . В результате этого регистра5 тор 7 ошибки указывает на наличие неисправности в провер емых регистрах 18 и 19 сдвига.
На С-входы регистров 18 и 19 сдвига поступит с выхода генератора 1 п тактовых
0 импульсов прежде, чем на выходе ЛЭ 10 И вновь сформируетс положительный импульс , перевод щий провер емые регистры 18 и 19 сдвига в режим записи и обеспечивающий , таким образом, запись очередной
5 кодовой комбинации в провер емые регистры 18 и 19 и проверку правильности их функционировани в режиме записи.
После прихода на делитель 2 числа импульсов , равного NI 2П, заканчиваетс пер0 . ва половина цикла контрол , после чего переключаетс триггер последнего разр да делител 2 и начинаетс втора половина цикла контрол . Переключающийс триггер последнего разр да делител 2 измен ет на
5 противоположные потенциалы управлени на вторых входах обеих групп 3 и 4 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 3 результате втора группа 4 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ измен ет код, присутствующий
0 на ее входах, на обратный, а перва группа . 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ не измен ет свой входной код на выходе. Далее контроль осуществл етс так же, как и при первой половине цикла контрол .
5 После окончани второй половины цикла контрол сигнал с инверсного выхода последнего разр да делител 2 воздействует на регистратор 8 конца контрол , который информирует об окончании про0 верки.
Таким образом, на каждом такте функционировани устройства производитс контроль правильной работы провер емых регистров 18 и 19 сдвига. При этом контроль
5 этих регистров начинаетс с установки режима записи и проверки их функционировани в этом режиме, что исключает возможность ложной регистрации ошибки и, следовательно, обеспечивает повышение достоверности контрол .
Claims (1)
- Формула изобретениУстройство дл контрол регистров сдвига, содержащее генератор импульсов, две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент задержки, сумматор, регистратор ошибки и регистратор конца контрол , пр мой и инверсный выходы последнего разр да делител подключены соответственно к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы и к первым входам регистратора конца контрол , первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы; выходы которых подключены соответствующим информационным входам второй группы сумматора, вход переноса которого соединен с третьим входом регистратора ошибки и выходом элемента задержки, а выход - с первым входом регистратора ошибки, информационные входы первой группы сумматора, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы соединены с соответствующими пр мыми выходами делител , вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вход элемента задержки, тактовый вход делител и объединенные между собой вход сброса делител и вторые входы регистратора ошибки и регистратора конца контрол вл ютс соответственно информационными вхрдами первой, второй, третьей и четвертой групп, тактовым входом, входом набора режима работы и входом сброса устройства, отличающеес тем, что, с целью повышени достоверности контрол , в неговведены счетчик и элемент И, входы группы которого соединены с инверсными выходами счетчика, счетный вход которого соединен с выходом элемента И и подключена входу выбора режима работы устройства,выход генератора импульсов подключен.к тактовому входу устройства и входу элемента И, установочный вход счетчика подключен к входу сброса устройства,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4813132 RU1817136C (ru) | 1990-04-10 | 1990-04-10 | Устройство дл контрол регистров сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4813132 RU1817136C (ru) | 1990-04-10 | 1990-04-10 | Устройство дл контрол регистров сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1817136C true RU1817136C (ru) | 1993-05-23 |
Family
ID=21507680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4813132 RU1817136C (ru) | 1990-04-10 | 1990-04-10 | Устройство дл контрол регистров сдвига |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1817136C (ru) |
-
1990
- 1990-04-10 RU SU4813132 patent/RU1817136C/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1372362, кл. G 11 С 29/00, 1986. Авторское свидетельство СССР № 1449997,кл. G 11 С 29/00, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5745498A (en) | Rapid compare of two binary numbers | |
JPS5958558A (ja) | 並列周期的冗長チエツク回路 | |
US4059749A (en) | Digital monitor | |
RU1817136C (ru) | Устройство дл контрол регистров сдвига | |
EP0028091B1 (en) | Fault detection in integrated circuit chips and in circuit cards and systems including such chips | |
US5339343A (en) | Counter circuit with or gates interconnecting stages to provide alternate testing of odd and even stages during test mode | |
SU1449997A1 (ru) | Устройство дл контрол регистров сдвига | |
SU1160414A1 (ru) | Устройство дл контрол логических блоков | |
SU1128267A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1016786A1 (ru) | Устройство дл контрол логических блоков | |
SU388288A1 (ru) | Всесоюзная | |
RU1830535C (ru) | Резервированное устройство дл контрол и управлени | |
SU1705876A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
SU1732464A1 (ru) | Счетчик импульсов в коде Фибоначчи | |
SU902018A1 (ru) | Устройство дл контрол логических блоков | |
SU370629A1 (ru) | УСТРОЙСТВО дл АВТОМАТИЧЕСКОЙ ПРОВЕРКИ ПРЕОБРАЗОВАТЕЛЕЙ «УГОЛ — КОД» | |
SU1138945A1 (ru) | Делитель числа импульсов | |
SU1116541A1 (ru) | Устройство дл контрол | |
SU765879A1 (ru) | Сдвиговое устройство | |
RU1784981C (ru) | Устройство дл контрол последовательности прохождени сигналов | |
SU1138799A1 (ru) | Устройство дл генерации тестовых последовательностей | |
SU1608672A1 (ru) | Устройство дл контрол логических блоков | |
SU1488809A1 (ru) | Устройство для имитации сбоев * и неисправностей цифровой вычислительной машины | |
SU1213554A1 (ru) | Устройство контрол и управлени реконфигурацией |