SU370629A1 - УСТРОЙСТВО дл АВТОМАТИЧЕСКОЙ ПРОВЕРКИ ПРЕОБРАЗОВАТЕЛЕЙ «УГОЛ — КОД» - Google Patents

Description

1

Устройство дл  автоматической проверки преобразователей «угол - код относитс  к системам автоматики и вычислительной техники и может быть использовано при испытани х , проверках и исследовании надежности преобразователей «угол - код.

Известное устройство дл  автоматической проверки преобразователей «угол - код по авт. св. № 225579 содержит п параллельно соединенных преобразователей, св занных с общиМ .приводом.

Известное устройство регистрирует любые ошибки преобразователей, в том числе неустойчивые (однократные) сбои и одиночные по.мехи. В то же врем  в процессе проверок преобразователей став тс  и такие задачи, как регистраци  устойчивых сбоев, определение соотношени  между числом одиночных сбоев и сбоев большей длительности и т. д.

Предлагаемое устройство позвол ет periiстриравать только устойчивые сбои. Дл  этого в схему дополнительных триггСров включены элементы совпадени  и два последовательно соединенных элемента задержки, причем дополнительные триггеры подключены к буферным триггерам, выходы одноименных дополнительных и буферных триггеров св заны с одним из элементов совпадени , подсоеиТ ,иненным к соответствующему счетчику; цепочка элементов задерж1ки св зана с вы .2

ходом .первого разр да распределител , выход цепочки соединен с нулевыми входами буферных триггеров, выход первого элемента задержки подключен к нулевым входам дополнительных триггеров, а начало цепочки св зано с элементами совпадени .

На чертеже показана функциональна  схема предлагаемого устройства. Устройство содержит преобразователи J, 2,

3 (первый, второй, п и), механически соединенные с валом общего двигател  4.

Генератор импульсов 5 св зан с распределителем 6, выходы которого подключепы к соединенным параллельно входам всех разр дов преобразователей (исключа  первые разр ды). Первый разр д распределител  соединен с первым разр дом первого преобразовател  и пороговой схемой «П 7. На второй вход схемы 7 подключен .первый выход первого преобразовател  1. выходам преобразователей 1, 2, 3 подключены основные пороговые схемы 8, 9, 10 п П, 12, 13 н дублирующие пороговые схемы 14, 15, 16 и 17, 18, 19. Кроме того, к донолнительным

входаМ пороговых схем 8, 9, 10 и 14, 15, 16 подведена лини  от схемы 7. Выходы основных пороговых схем соединены со вхо.дами основных логических схем 20, 21, 22, выходы резервных пороговых схем-с дублирующими логическими схемами 23, 24, 25. Все логические схемы св заны с соответствующими схемами несовпадени  26, 27, 28. Св зь осуществл етс  попарно, налример, схемы 20 и 25 соедргнены со схемой 26, схемы 21 и 23 - со схемой 27.

Кажда  из схем несовпадени  26, 27, 28 св зана с одним из буферных триггеров 29, 30 и 31, выходы которых через дифференцирующие цели 32, 33, 34 подключены к до олнительным триггерам 35, 36, 37 соответственно , а выходы последних через элементы совпадени  38, 39, 40 св заны с одним из счетчиков 41, 42, 43. Кфоме того, к элементам совпадени  38, 39, 40 подключены выходы буферных триггеров 29, 30, 31 соответственно.

Последовательна  цепочка элементов задержки 44 и 45 соедин ет выход -первого разр да распределител  6 с нулевьши входами буферных триггеров 29, 30, 31. Начало цепочки св зано с элементами совладени  38, 39, 40, а выход первого элемента задержки 44 подключен к нулевым входам дололнительных триггеров 35, 36, 37.

Устройство работает следующим образом. На каждый из разр дов всех преобразователей /, 2, 3 поступают лоследовательно импульсы от общего распределител  6. Нродвижение импульсов в распределителе осуществл етс  генератором 5.

Пороговые схемы 8-19 срабатывают каждый раз, когда выходное налр жение соответствующего преоб1разовател  превышает единичный уровень. Сигналы, проводимые через пороговые схемы, анализируютс  логическими схемами 20-25, назначение которых- преобразование У-кода в двоичный код. Выходные импульсы каждой соседней пары логических схем принимаютс  соответствующей схемой несовпадени , например, схема 26 св зана со схемой 20 и 25.

Сбоем считают несовладение выходных сигналов любой пары логических схем в данный момент времени. Все преобразователи работают синхронно с одинаковой начальной установкой, поэтому сигнал на выходе схемы несовпадени  указывает на наличие сбо  у одного из пары лрео бразователей.

Правильность работы cxeai несовпадени  требует полной идентичности кодовых комбинаций на выходе логических схем, дл  чего необходимо устранить неоднозначность считывани  первого разр да любого из преобразователей по отношению к другим (неоднозначность остальных разр дов устран етс  логической схемой). В противном случае кодовые комбинации цреойразователей могут различатьс  на единицу .младшего разр да.

С этой целью распределитель олрашиваст первый разр д только одного (первого) из испытываемых преобразователей. При этом в качестве выходных сигналов, соответствующих лервым разр да всех остальных преобразователей , прини.маетс  сигнал с первого выхода выбранного преобразовател . Этот сигнал лоступает на дополнительные входы

пороговых €хе:м, св занных с первыми выходами преобразователей.

Но так как код преобразовател  считываетс  последовательно необходимо, чтобы св зь между первым выходом первого преобразовател  и входами указанных схем осуществл лась только на первом такте работы распределител . Этим требовани м удовлетвор ет включение в устройство схемы «И 7. На ее управл ющий вход поступает тактовый импульс от первого разр да распределител , на пороговый вход-сигналы с первого выхода первого преобразовател . Схема 7 срабатывает лишь iB том случае, если результат считывани  первого разр да соответствует «1. Сигналы других разр дов срабатывани  вызвать не могут.

Известно, что при преобразовании l--кода в двоичный код обой в одном из разр дов преобразовател  может повлечь за собой сбои и других разр дов. По этой лричине за один цикл олроса лреобгразовател  практически невозможно (без неоправданного усложнени  схемы) различать независимые сбои, т. е. сб:ОИ, во1з«И1К,и1,ие в различных р азр дах преобразовател  независимо друг от друга, и сбои зависимые, вызванные сбоЯМИ в предыдущих раарзддах. (Му любое коли1чество сбоев каждой пары преобразоваггелей ,, отмеченных за один цикл олроса, фиксируетс  как сбой этой парьг.

Фиксаци  обоев за один цикл опроса производитс  буферньим триггером, например тригге|ром 29, а фиксацию сбоев каждой пары преобразователей за длительное врем  осуществл ют счетчики 41, 42, 43.

Перед регистрацией сбоев в счетчиках производитс  анализ их устойчишости-, который основан на запоминании и сравнении результатов двух соседаШХ циклов опроса.

Буферные триггеры 29, 30, 31 запоминают результаты контрол  преобразователей на данном цикле oinpoca, доиолнительные триггеры 35, 36, 37 хран т результаты предыдущего цикла контрол .

Сравнение состо ний одношмецпьи триггеров буферной и донолнительной групп прсизвсаитс  э.тсмента-ми совпадени  38, 39, 40 на первом такте каждого цикла онроса, и, к соответствующий счетчика 41, 42, 43 пропуск а етс.  сигнал сбо  то,лько в там случае , если сбой зафиксирован не менее, чем на двух ц 11клах контрол  нодр д.

rioc;ie сра;внени1Я производПТс  перенос информации из буферпых триггеров в дополни .тельные, в результате чего трИ1ггерЫ готовы к регистр аЦ|Ни результатов очередного цикла контрол . С этой целью на том Лхе nepBOiM такте, по с некоторой заде1ржкой , осутцествлис-мо элементом 44 и онредел   е МО и временем срабатываНИ;  элементов совпадени , производитс  предварительный сброс дополнительных триггеров в состОЯиие «О. Тот же П1М1пульс, но задержаннын элементом 45 на врем  срабатывани