SU328496A1 - УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ ПРОВЕРК ПРЕОБРАЗОВАТЕЛЕЙ УГОЛ-КОДВСЕСОЮЗНАЯi*^9:»it3as-j 1 - K->&r---;j4 -;.ЧГ' ч-' ] f^t jy;i;L;-i;.:^-iy"-:-.:ia??| - Google Patents

Description

Устройство относитс  к области автоматики и вычислительной техники и служит дл  автоматического контрол  преобразователей уголкод .1

В известиом устройстве дл  автоматической проверки преобразователей угол-код по авт. св. № 251959 имеет место низка  надежность , так как по вл ютс  сбои распределител  импульсов.

В предлагаемом устройстве дл  новышени  надежности установлен элемент «ИЛИ, выход которого подключен к дополнительным входам делител  частоты и распределител , первый вход элемента «ИЛИ соедииен с выходом делител  частоты, а второй вход - с выходом первого разр да распределител .

На чертеже представлена функциональна  схема устройства.

Схема включает испытываемые преобразователи /, 2, 3 (первый, второй, п-й), посаженные на вал двигател  4. Генератор имнульсов 5 св зан с распределителем 6 и делителем частоты 7, имеющим установочный вход 8. Выход делител  частоты и первый разр д распределител  подключены к элементу совпадени  9 и к элементу «ИЛИ 10, который соединен со входами начальной установки распределител  и делител  частоты.

(за исключением первых разр дов), входами всех преобразователей. Первый разр д распределител  соединен с первым разр дом первого преобразовател  и пороговой схемой «И //. На второй вход этой схемы подключен выход Л первого преобразовател . К выходам преобразователей 1, 2, 3 подключены основные пороговые схемы 12, 13, 14 и 15, 16, 17 и резервные пороговые схемы 18, 19, 20 и

21, 22, 23. Кроме того, к дополнительным входам пороговых схем 12, 13, 14 и 18, 19, 20 подведена лини  от схемы //. Выходы основных пороговых схем соединены со входами основных логических схем 24, 25, 26, выходы

резервных пороговых схем - с резервными логическими схемами 27, 28, 29.

Все логические схемы св заны с соответствующими схемами несовпадени  30, 31, 32. Св зь осуществл етс  попарно: схемы 24 и 29

соединены со схемой 30, схемы 27 и 25 - со схемой 3, схемы 28 и 26 - со схемой 32.

Схемы песовпадени  соединены с единичными входами буфериых триггеров 33, 34, 35. Нулевые входы этих триггеров св заны с первым разр дом распределител . Выходы схем 30, 31, 32 подключеиы соответственно к вентил м 36, 37, 38, управл ющпе входы которых подключены к счетчикам 39, 40, 41. Последние разр ды счетчиков нагрул ены на триггеНа каждый из разр дов преобразователей 1, 2, 3 поступают последовательно опрашивающие импульсы от общего распределител  б . Число выходов распределител  равно /С, где Л-разр дпость преобразователей. Продвижение импульсов в распределителе осуществл етс  генератором 5. Пороговые схемы 12- 23 срабатывают каждый раз, когда выходное напр жение соответствующего преобразовател  превышает единичный уровень. Сигналы, прошедшие через пороговые схемы, анализируютс  логическими схемами 24-29, назначение которых - преобразование 1/-кода в двоичный код. Выходные импульсы каждой соседней пары логических схем принимаютс  соответствующей схемой несовпадени  (например , схема 30 св зана со схемой 24 и 29).

Прин то считать сбоем несовпадение выходных сигналов любой пары логических схем в данный момент времени. Все преобразователи работают синхронно, с одинаковой начальной установкой, поэтому сигнал на выходе схемы несовпадени  указывает на наличие сбо  у одного из нары преобразователей.

Правильность работы схем несовпадени  требует полной идентичности кодовых комбинаций па выходе логических схем, дл  чего необходимо устранить неоднозначность считывани  первого разр да любого из преобразователей по отнощению к другим (неоднозначность остальных разр дов устран етс  логической схемой). В противном случае кодовые комбинации преобразователей могут различатьс  на единицу младшего разр да.

С этой целью распределитель опрашивает первый разр д только одного (первого) из испытываемых преобразователей. При этом в качестве выходных сигналов, соответствующих первым разр дам остальных преобразователей , принимаетс  выходной сигнал Л выбранного преобразовател , который поступает па дополнительные входы пороговых схем, св занных с выходами А. Но так как код преобразовател  считываетс  последовательно , необходимо, чтобы св зь между выходом А первого преобразовател  и входами указанных пороговых схем осуществл лась только па первом такте работы распределител . Этим требовапи м удовлетвор ет включение в устройство схемы «И 11. На управл ющий вход этой схемы поступает тактовый импульс от первого разр да распределител , на пороговый вход - выходные сигналы А первого преобразовател . Схема срабатывает лишь в том случае, если результат считывани  первого разр да соответствует 1. Сигналы- других разр дов срабатывани  вызвать не могут. Выход схемы св зан с упом путыми пороговыми схемами А.

Таким образом, на работу устройства не вли ет допустима  ошибка младщего разр да преобр азователей.

сбои и других разр дов. По этой причине за один цикл онроса нреобразовател  практически невозможно (без неоправданпого усложнени  схемы) различить независимые сбои (т. е. сбои, возникщие в различных разр дах преобразовател  независимо друг от друга) и зависимые сбои (вызванные сбо ми в предыдущих разр дах). Поэтому любое количество сбоев каждой пары преобразователей, отмеченных за один цикл онроса, фиксируетс  как один сбой этой пары. Фиксаци  сбоев за один цикл опроса производитс  буферным триггером (например, триггером 33); фиксацию сбоев каждой пары преобразователей за длительное врем  осуществл ют счетчики 39, 40, 41. О переполнении счетчиков сигнализируют триггеры 42, 43, 44.

Опрос буферных триггеров 33, 34, 35 производитс  один раз за цикл работы распределител , при опросе первого разр да (т. е. по 1-му такту). Так как но 1-му такту работы распределител  на все пороговые схемы поступает сигнал (от схемы 11), то схемы несовпадени  по 1-му такту не срабатывают.

Поэтому опрос буферных триггеров производитс  беспреп тственно.

Вентили 36, 37, 38, элемент совпадени  9 и делитель частоты 7 предпазначены дл  устранени  вли ни  сбоев распределител  6 па информацию о сбо х преобразователей. Коэффициент пересчета делител  частоты равен /С (число выходов распределител ). В начале работы входом 5 делитель частоты устанавливаетс  Б (/С-1)-е состо ние, в результате чего сигнал с выхода делител  частоты по вл етс  па первом такте любого цикла опроса. Таким образом, при правильной работе и делител  частоты и распределител  в начале каждого цикла опроса (на первом импульсе)

элемент совпадени  пошлет сигнал к вентил м 36, 37, 38. Тем самым будет разрешен перенос информации из буферных триггеров в счетчики. При сбое раснределител  (или делител  частоты) импульсы на элемент совнадени  прпдут разновременно и в итоге на вентили разрешуюший сигнал не поступит.

Очевидно, что одновременный (в одном и том же такте па одном и том же цикле опроса ) сбой распределител  и делител  частоты

маловеро тен. Следовательно, ошибки, вызванные сбо ми распределител , не будут зафиксированы в счетчиках. Таким образом, достоверность информации, получаемой устройством о сбо х преобразователей, значительно возрастает.

В практических реализаци х схемы элемент совпадени  соедип етс  пе с первым разр дом распределител , а с разр дом, номер которого определ етс  количеством тактов,

задерживаемых цепью «преобразователь - выход логической схемы.

чальных состо нии делител  частоты и распределител , в результате чего возможные искажени  чередовани  выходных имиульсов устран ютс  в начале каждого цикла онроса .

Пороговые и логические схемы задублированы так, что сбои каждого преобразовател  фиксируютс  в двух соседних счетчиках. Легко заметить, что такое построение схемы дает возможность «отсеивать от общей суммы сбоев сбои самого устройства и, кроме того, определ ть номер отказавшего (сбившегос ) преобразовател .

Предмет изобретени 

Устройство дл  автоматической проверки преобразователей угол-код по авт. св. N° 251959, отличающеес  тем, что, с целью повышени  надежности проверки, в нем установлен элемент «ПЛИ, выход которого подключен к дополнительным входам делител  частоты и распределител , первый вход элемента «ПЛИ соединен с выходом делител  частоты, а второй вход - с выходом первого разр да распределител .