SU822342A1 - Преобразователь напр жение-код сКОНТРОлЕМ - Google Patents

Преобразователь напр жение-код сКОНТРОлЕМ Download PDF

Info

Publication number
SU822342A1
SU822342A1 SU792759494A SU2759494A SU822342A1 SU 822342 A1 SU822342 A1 SU 822342A1 SU 792759494 A SU792759494 A SU 792759494A SU 2759494 A SU2759494 A SU 2759494A SU 822342 A1 SU822342 A1 SU 822342A1
Authority
SU
USSR - Soviet Union
Prior art keywords
control
inputs
output
input
voltage
Prior art date
Application number
SU792759494A
Other languages
English (en)
Inventor
Валентин Анатольевич Окружнов
Валерий Иванович Уваров
Original Assignee
Ордена Октябрьской Революции И Орденатрудового Красного Знамени Предприятиеп/Я B-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Октябрьской Революции И Орденатрудового Красного Знамени Предприятиеп/Я B-2969 filed Critical Ордена Октябрьской Революции И Орденатрудового Красного Знамени Предприятиеп/Я B-2969
Priority to SU792759494A priority Critical patent/SU822342A1/ru
Application granted granted Critical
Publication of SU822342A1 publication Critical patent/SU822342A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  преобразовани  напр жени  в код.
Известен аналого-цифровой преобразователь (АЦП) , содержащий распределитель синхроимпульсов, триггерный регистр, .преобразователь код напр жение , блок сравнени , элемент задержки и логические элементы И, ИЛИ НЕ Г .
Недостатками данного АЦП  вл ютс  невозможность прогнозировани  исправного состо ни  на цикл измерений , наличие потери информации об измерении, в процессе которого не произошло уравновешивани , при наличии неисправности в схеме контрол  пропуск недостоверных результатов.
Цель изобретени  - повышение эффективности контрол  АЦП,
Поставленна  цель достигаетс  тем, что в преобразователь напр жение - код с контролем, содержащий регистр управлени  преобразователем код - напр жение, формирователь тактовых импульсов, преобразователь код - напр жение, элемент 2И, формирователь синхроимпульсов, два элемента НЕ, нуль-орган, два элемента
ЗИ, группу элементов ЗИ, при этом первые пр мые и инверсные входы триггеров разр дов регистра управлес ни  преобразователем код - напр жение соединены с соответствующими выходами формировател  тактовых импульсов , а выходы - с соответствующими входами преобразовател  код . напр жение, выход которого соединен с первым входом нуль-органа, выход которого соединен с входом первого элемента НЕ и со вторыми пр мыми входами триггеров ка хдого разр да регистра управлени  преобразователем
5 код - напр жение, а выход первого элемента НЕ - со вторыми инверсными входами триггеров каждого разр да регистра управлени  преобразователем код - напр жение, каждый выход груп0 пн элементов ЗИ сд динен с соответствующими входами установки в ноль триггеров разр дов регистра управлени  преобразователем код - напр жение , вторые входы - с шиной запуск
5 и со вторым входом элемента 2И, третьи входы - с входом формировател  синхроимпульсов- шиной установки в ноль и со вторыми входами первого и второго элементов ЗИ, первые входы которых соединены с шиной разреение контрол , третий вход первоо элемента ЗИ соединен с шиной код правлени  / а третий вход второго лемента ЗИ - с выходом формировате  синхроимпульсов; элемент 2И, выход которого соединен с входами синх эонизации триггеров разр дов регистра управлени  преобразовател  код напр жение и формирователем тактовых импульсов, а первый вход - с выходом формировател : синхроимпульсов, дополнительно введены образцовый источник напр жени , аналоговый переключатель , регистр управлени  контролем, первые входы каждого разр да которого соединены с одним из выходов формировател  тактовых импульсов, второй вход первого разр да - с выходом первого элемента ЗИ, третьи входы каждого разр да с выходом второго элемента ЗИ, четвертый вход первого разр да - с выходом второго элемента НЕ, а выход каждого разр да регистра управлени  контролем - с первыми входами группы элементов ЗИ; выход аналогового переключател  соединен со вторым входом иуль-органа, первый вход - с информационной шиной, второй вход - с образцовым источником напр жени , а третий - с шиной адрес.
На фиг. 1 приведена структурна  схема преобразовател / на фиг. 2 временные диаграммы первого цикла контрол  АЦП; на фиг. 3 - диаграммы второго цикла/ на фиг. 4 - диаграммы третьего и четвертого циклов.
В качестве примера выбран 4-разр дный АЦП.
Схема содержит регистр 1 управлени  преобразователем код-напр жение (РУПКН), первые инверсные и пр мые входы каждого разр да которого соединены с соответствующими выходами формировател  2 тактовых импульсов, а ВЫ.ХОДЫ - с соответствукидими входами блоков управлени  разр дными ключами преобразовател  3 код - напр жение , выход которого соединён с первым входом нуль-органа 4 , выход последнего соединен с входом элемента НЕ 5 ,и со вторыми пр мыми входами триггера каждого разр да РУПКН 1, а выход элемента НЕ - со вторыми инверсными входами триггеров каждого разр да РУПКН 1, элемент 2И б, выход которого соединен с входом . синзронизации каждого разр да РУПКН 1 и со вторым входом формировател  2 тактовых импульсов, а первый вход с выходом формировател  7 синхроимпульсов , регистр 8 управлени  контролем- , первые входы каждого разр да которого соединены с одним из выходов формировател  2 тактовых импульсов, третий вход первого разр да - с выходом элемента ЗИ 9./ а четвертый вход первого разр да с выходом элемента НЕ 10, вход кото рого соединен с выходом элемента ЗИ 9, а вторые входы каждого разр да - с выходом элемента ЗИ 11, выходы каждого разр да регистра 8 управлени  контролем - соответственно с первым входами элементов И 12-15, каждый выход которых соединен с соответствующими входами установки в ноль триггеров 16-19 регистра 1 управлени  преобразователем код - напр жение , вторые входы - с шиной 20 запуск и со вторым входом элемента 2И 6, третьи входы - с входом формировател  синхроимпульсов, шиной 21 установки в ноль и со вторыми входами элементов ЗИ, 9, 11, первые входы которых соединены с шиной 22 разрешение контрол , третий вход элемента ЗИ 9 соединен с шиной 23 код управлени , а третий вход элемента ЗИ 11 - с выходом формировател  синхроимпульсов, причем выход аналогового переключател  24 соединен со входом нуль-органа, первый вход - с информационной шиной 25, второй вход - с образцовым источником 26 напр жени , а третий с шиной 27 адрес.
Преобразователь код - напр жение (АЦП) со встроенным устройством контрол  работает в двух режимах: контроль работоспособности АЦП с помощью встроенного контрол ; преобразование напр жени  внешних абонентов в код.
Контроль работоспособности АЦП ведетс  в цик:пическом режиме. Целью контрол  в первом цикле  вл етс  контроль работоспособности АЦП в фиксированной точке шкалы преобразовани  и общего функционировани  аналоговой и цифровой,части АЦП. В исходном состо нии АЦП обнулен импульсным сигналом с уровнем л огичёского О, поступающим на него rio шине 21 Установка в ноль.
При поступлении на АЦП импульсных сигналов с уровне логической 1 по шине 27 адрес на третий вход аналогового переключател  24, по шине 21 установка в ноль на вторые входы элементов ЗИ, 9, 11, по шине 23 код управлени  на третий вход элементов ЗИ 9, по шине 20 запуск на вторые входы схем ЗИ 12-15, второй вход элемента 2И 6 и на первый вход формировател  2 тгистовых импульсов , импульсного сигнала с уровнем логического О по шине 22 разрешение контрол  на первые входы элементов ЗИ 9, 11, напр жение с выхода образцового источника 26, равное половине дискрета младшего разр да контролируемого АЦП, на врем  цикла контрол  через аналоговый переключатель 24 поступает на один из входов нуль-органа 4, при этом по переднему фронту сигнёша, поступаювдего по шине 21 установка в ноль, на вход формировател  7 синхроимпульсов , последний вырабатывает синроимпульсы , которые поступают на первый вход элемента 2 И б и третий вход элемента ЗИ 11, Поскольку по шине 22 разрешение контрол  поступает уровень логического О, на выходах элементов ЗИ 9, 11 также устанавливаютс  уровни логического О. Уровень логического О с выхода элемента 3 И 9 поступает на третий вход первого разр да регистра 8 управлени  контролем и вход элемента НЕ 10, на выходе которого вырабатываетс  сигнал с уровнем лопоступающий на четгической
вертый вход первого разр да регистра 8 управлени  контролем, при этом уровень логического О с выхода схемы ЗИ 11 поступает на вторые входы каждого разр да регистра 8, на входах регистра 8 Отсутствуют управл ющие импульсные сигналы, и на его выходах устанавливаютс  уровни логической 1, которые поступают на первые входы соответствующих элементов И 12-15, на вторые и третьи входы которых поступают импульсные сигналы с уровн ми логической 1 по шинам 21 -установки в ноль и 20 запуск. На выходах элементо И 12-15 формируютс  импульсные сигналы с уровн милогической 1 на врем  цикла преобразовани , которые поступают на соответствующие входы (входы R) установки в ноль триггеров 16-19 регистра 1 управлени  преобразователем код --напр жение.
При поступлении на первый вход элемента 2И б синхроимпульсов, а на второй вход - импульсного сигнала с шины 20 запуск с уровнем логической импульсы синхронизации поступают на входы синхронизации (входы С) каждого триггера 16-19 и второй вход формировател  тактовых импульсов .
Формирователь 2 тактовых импульсов по заднему фронту первого синхроимпульса и переднему фронту импулса , поступающего по шине 20 запуск начинает формировать одиночные тактвые импульсы, причем каждый последующий тактовый импульс сдвинут относительно предыдущего на один период следовани  синхроимпульсов. Сформированные формирователем 2 тактовых импульсов одиночные тактовые импульсы поступают на первые пр мые входы (входы 3, ) и инверсные входы (входы К) триггеров 16-19 регистра 1 управлени  ПКН, причем первый тактовый импульс подаетс  на входы первого триггера 16, выход которого св зан блоком управлени  старшим по весу разр дом ПКН 3, .второй тактовый импульс подаетс  на входы второго триггера 17, выход
которого св зан с блоком управлени  следующим за старшим по весу раз- . р дом ПКН 3, третий тактовый импульс подаетс  на входы третьего триггера 18, выход которого св зан с блоком .управлени  следующим по весу разр дом ПКН 3, четвертый тактовый импульс подаетс  на входы четвертого триггера 19 , выход которого св зан с блоком управлени  младшим по весу разр дом ПКН 3,
10
При поступлении на входы синхро .низации (входы С) триггеров 16-19 синхроимпульсов с выхода схемы 2И 6 тактовые импульсы по заднему фронту последних записываютс  в соответст15 вующие триггеры 16-19 регистра 1 управлени  ПКН. На выходе каждого триггера 16-19 регистра 1 управлени  ПКН формируютс  сигналы управлени  разр дными ключами ПКН 3, на выходе
0 ПКН 3 формируетс  напр жение величиной , соответствующей весу каждого разр да, которое поступает на вход нуль-органа 4, к другому входу которого подключено напр жение образцового источника 26, равное половине
5 дискрета младшего разр да контролируемого АЦП.-Ввиду того что напр жение на выходе ПКН 3 измен етс  по двоичному закону, в каждом из тактов преобразовани  должно соблюдать0 с  соотношение
вых.пкн оБр. Jвыx.м.p.пкч UoBp, где выходное напр жение
ПКН 3 в такте преобра5 зовани  младшего разр да; и ОБО. выходное напр жение
образцового источника 26 напр жени .
0
Если АЦП исправен, то на выходе нуль-органа 4 формируетс  импульсным сигналом с уровнем логической 1, который поступает на вторые входы (входы 2) каждого из триггеров 16-19 регистра 1 управлени  ПКН, а
5 на вторые входы (входы К2) через схему НЕ 5 поступает импульсный сигнал с уровнем логического О и подтверждает предыдущее состо ние триггера 16,
0
Аналогично происходит уравновешивание в остальных тактах кодировани .
Таким образом, после завершени 
5 преобразовани  в первом цикле контрол  и при условии правильного функционировани  блоков АЦП на выходе нуль-органа 4 формируетс  двоичный код с уровнем логической 1 - 1111,
0 который поступает в ЦВМ, Если информаци  АЦП выдана правильно, то ЦВМ переходит к следующему циклу контрол .
После завершени  первого цикла
5 контрол  АЦП приводитс  в исходное
состо ние уровнем логического О по шине 21 установки в ноль.
Целью следующих циклов контрол   вл етс  вы вление параметрических отказов элементов преобразовател . Во втором цикле контрол  работа АЦП происходит точно так же, как и в первом. Дополнительно по шине 22 разрешение контрол , подключенной к первым входам схем ЗИ 9 и 11 подаетс  импульсный сигнал с уровнем логического 1, который разрешает прохождение двоичного последовательного четырезразр дного кода управлени , поступающего по шине 23 код управлени , на третий вход схемы ЗИ 9, с выхода которой двоичный код управлени  в виде 1111 поступает на третий вход регистра 8, н второй вход которого одновременно подаютс  и синхроимпульсы с выхода схемы ЗИ 11. Двоичный код записываетс  в регистре 8, и на каждом его выходе устанавливаютс  уровни логической 1, которые воздействуют на первые входы элементов И 12-15 и рарешают прохождение импульсных сигналов с уровн ми логической 1 на соответствующие входы (входы R) установки в ноль триггеров.
Процесс преобразовани  происходит точно так же, как ив первом цикле контрол . Если двоичный код 1111 записалс  в регистр 8 управлени  без искажений, то на выходе нуль-органа 4 формируетс  двоичный код 1111. В этом цикле проводитс  проверка функционировани  оборудовани  встроенного контрол  путем записи контрольного кода в регистр 8 управлени  контролем. ЦВМ сравнивют код управлени  и информацию с выхода АЦП и при условии совпадени  кодов ЦВМ переходит к следующему цилу контрол . ,
ЦВМ выдает по шине 23 код управлени  двоичный код 1110. При этом на выходе регистра 8, св занного с первым входом элемента И 12, формируетс  импульсный сигнал с уровнем логического О, вследствие чего на его выходе устанавливаетс  им .пульсный сигнал с уровнем логического О. Воздейству  на вход (вход R) установки в ноль триггера 19, .этот-сигнал устанавливает на его выходе уровень логического О.
На выходе ПКН 3 и в четвертом такте устанавливаетс  нулевое напр жение , если в тракте младшего разр да АЦП, нуль-органе 4, схеме НЕ 5 имеет место неисправность или параметрический отказ и не выполн етс  соотношение
и вых, ПКН оър.)
где и„..„ „..., - выходное напр жение ПКН з;
оБр. выходное напр жение образцового источника.
Нуль-орган 4 и в четвертом такте кодировани  формирует значение логической 1. При исправной работе в этом такте должен сформироватьс  логический О.
с Двоичный код 1111 или 1110 с выхода нуль-органа поступает в ЦВМ, .где сравниваетс  с кодом управлени  1110, поступающим по шине 23 код управлени . Если совпадение кодов нет/ дальнейший контроль прекраща .етс  и происходит переключение на следующий АЦП. Если сравниваемые коды совпадают ЦВМ, переходит к следующему циклу контрол .
Дальнейший контроль преобразовател  происходитс  аналогично предыдущему циклу путем задани  различных значений кода управлени  по шине 23, при этом объем контрол  определ етс  программой, заложенной в ЦВМ. 0 При поступлении по шине 27 адрес импульсного сигнала с уровнем логического О АЦП переходит в режим преобразовани  напр жени  внешних абонентов в код. При этом аналоговый переключатель 24 отключает источник 26 образцового напр жени  от входа нуль-органа 4 и подключает к нему информационную шину 25. Одновременно необходимо по шине 22 0 .разрешение контрол  подать сигналы с уровнем логического О, который приводит регистр 8 управлени  контролем в исходное состо ние.
Данное техническое решение позc вол ет осуществить проведение полной проверки АЦП перед серией измерений с целью замены неисправного преобразовател  на исправный без потери информации при использовании системы по целевому назначению. 0

Claims (1)

1. Авторское свидетельство СССР № 358779, кл. Н 03 К 13/17, 03,11.72 (прототип)..
5
гГ
8)20 6KZf 6м{2
db/xfi
eb/xf48ык15
. дш5
6x22 I 6x27 I
I
&x20
oxz.f 6ш9
дыкб &шЩ
6i af2-f$
6b/xf6
быкП
MfB
dt/KfS
StiK Ж7
(PuiZ
JUULJUl
n.
n
ГТ
JULJUl
г
бша х/5-б
бык iff 6б/х5
JULJULJL
Г
Suxf2, вык «15
66/X/3,ff
6ш5
SU792759494A 1979-04-28 1979-04-28 Преобразователь напр жение-код сКОНТРОлЕМ SU822342A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792759494A SU822342A1 (ru) 1979-04-28 1979-04-28 Преобразователь напр жение-код сКОНТРОлЕМ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792759494A SU822342A1 (ru) 1979-04-28 1979-04-28 Преобразователь напр жение-код сКОНТРОлЕМ

Publications (1)

Publication Number Publication Date
SU822342A1 true SU822342A1 (ru) 1981-04-15

Family

ID=20824866

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792759494A SU822342A1 (ru) 1979-04-28 1979-04-28 Преобразователь напр жение-код сКОНТРОлЕМ

Country Status (1)

Country Link
SU (1) SU822342A1 (ru)

Similar Documents

Publication Publication Date Title
US6457148B1 (en) Apparatus for testing semiconductor device
SU822342A1 (ru) Преобразователь напр жение-код сКОНТРОлЕМ
CN101621294A (zh) 一种控制逻辑电路以及一种逐次逼近型模数转换器
GB1579775A (en) Digital monitor
SU888125A1 (ru) Устройство дл коррекции сбойных кодов в кольцевом распределителе
SU1603386A1 (ru) Устройство дл контрол цифровых блоков
SU955072A1 (ru) Устройство дл проверки функционировани логических схем
SU1341716A1 (ru) Аналого-цифровой преобразователь с самокоррекцией
SU370629A1 (ru) УСТРОЙСТВО дл АВТОМАТИЧЕСКОЙ ПРОВЕРКИ ПРЕОБРАЗОВАТЕЛЕЙ «УГОЛ — КОД»
SU1543232A1 (ru) Многоканальное устройство дл регистрации сигналов
SU1322458A1 (ru) Регистр последовательного приближени
SU477538A1 (ru) Аналого-цифровой преобразователь
SU1291985A1 (ru) Устройство дл контрол распределител импульсов
SU1425698A2 (ru) Устройство дл сопр жени ЦВМ с аналоговыми объектами
SU1267587A1 (ru) Аналого-цифровой преобразователь
SU562917A1 (ru) Устройство управлени преобразователем аналог-код с поразр дным уравновешиванием
SU783994A2 (ru) Резервированный счетчик импульсов
SU1547066A1 (ru) Аналого-цифровой преобразователь с частотным преобразованием
SU1267615A1 (ru) Стохастический аналого-цифровой преобразователь
SU1751859A1 (ru) Многоканальный преобразователь последовательного кода в параллельный
SU771724A1 (ru) Регистр сдвига
SU964981A1 (ru) Способ аналого-цифрового преобразовани и устройство дл его осуществлени
SU1377860A1 (ru) Устройство дл контрол сумматора
SU666645A1 (ru) Двоичный счетчик с контролем ошибок
SU1580543A1 (ru) Устройство одновременного контрол N импульсных последовательностей в реальном масштабе времени