SU1267615A1 - Стохастический аналого-цифровой преобразователь - Google Patents

Abstract

изобретение относитс  к измерительной технике, .а именно к цифровым устройствам дл  измерени  интегральных характеристик детерминированных и случайных сигналов, и может быть использовано в технике св зи. Изобретение позвол ет расширить область применени  путем увеличени  частотного -диапазона измер емого сигнала при одновременном обеспечении надежности результата преобразовани  за счет введени  в устройство, содержащее входной усилитель, первый и второй компараторы, первый генератор тактовых импульсов, элемент НЕ, инвертор, арифметико-логический блок, блок элементов И, шифратора, регистра логического блока, делител  частоты , управл емого делител  частоты, второго генератора тактовых импульI сов. 1 з.п ф-лы. 3 ил. , (Л с:

Description

I1

Изобретение относитс  к измерительной технике, а именно к цифровь м устройствам дл  измерени  интеграль- ных характеристик детерминированных и случайных сигналов, и может быть использовано в технике св зи, в производстве и испытани х различных радиоэлектронных приборов и систем, а также в процессе научных исследований .

Цель изобретени  - расширение области применени  путем увеличени  частотного диапазона измер емого сигнала при одновременном обеспечении надежности результата цреобразовани  .

На фиг.1 изображена структурна  схема стохастического анзлого-цифрового преобразовател ; на фиг.2 структурна  схема логического блока; на фиг.З - блок-схема алгоритма работы стохастического аналого-цифрового преобразовател .

Устройство содержит входной усилитель 15 первый 2 и второй 3 компараторЫ; первьп- генератор 4 тактовых импульсов, инвертор 5, арифметикологический блок 6, элемент НЕ 7, шифратор 8„ регистр 9, элемент И 10, логический блок 11, делитель i 2 частоты , управл емый делитель 13 частоты, второй генератор 14 тактозьк импульсов .

Стохастическое квантование в предлагаемом измерителе осуществл етс  путем сравнени  входного сигнала с опорным сигналом, в качестве которого используетс  аналоговый псевдослучайный сигнал,, формируемый блоком 6. В то л;е врем  с помощью этого псевдослучайного сигнала осуществл етс  и управление генератором тактовых импульс.ов (ГТИ) 4 , В результате ГТИ 4 формирует импульс) в случайные моменты времени, что обеспечивает стох астическую дискретизацию, т.е. обеспечиваетс  получение результатов квантовани  в указанные случайные моменты времени. Ввиду того, что арифметико-логический блок 6 тактируетс  периодической последовательностью от ГТИ 14, а результаты квантовани  получены в случайные моменты времени, в устройстве предусмотрены технические средства дл  синх ронизации процедур получени  результатов квантовани  и их обработки в арифметико-логическом блозсе 6.

152

OcHOBFMMH задачами логического блока 11  вл ютс  выработка сигналов упргавлени  элементом И 10, через которьш осуществл етс  ввод результа тов квантовани  из регистра 9 в арифметико-логический блок 6, и формирование импульсов счета введенных результатов . Импульсы счета используютс  в качестве входной информации делител  12 частоты. В св зи с тем, что арифметико-логический блок 6 тактируетс  периодической последовательностью (от ГТИ )4), а компараторы 2 и 3 - случайной, импульсы обоих генераторов  вл ютс  основной входной информацией, на основании которой вырабатываютс  выходные сигналы логического блока П. Логический блок 11 содержит счетчик 15 импульсов, триггеры 16 и 17, формирователь 18 импульсов, элемент И 19, элемент ИЛИ 20, триггер 21, элемент 22 задержки.

Основной функцией ГТИ 4  вл етс  генерирование последовательности импульсов со случайными интервалами между моментами .лх по влени . Эта функци  осуществл етс  за счет управлени  работой генератора от источника аналогового псевдослучайного сигнала. В качестве такого источника используетс  ари(| кетико-логический блок 6, с выхода которого псевдослучайный сигнал поступает на вход генератора .

Устройство работает следующим образом ,

Обрабатываемьц сигнал через входной усилитель 1, в котором он приводитс  к требуемому масштабу измерени  , поступает H,J первые входы компараторов 2 и 3. На вторые входы компараторов подаетс  сигнал от ГТИ 4. На третьи входы компараторов поступает аналоговьй псевдослучайный опорный сигнал с первого выхода арифметико-логического блока 6, причем на третий вход компаратора 3 поступают положительные значени , а на третий вход компаратора 2 - отрицательные после инверсии, выполн емой в инверторе 5. В моменты времени определ емые ГТИ 4, происходит сравнение сигнала и опсфиого напр жени . В зависимости от пол рности сигнала и соотношений ,цу сигналом и опорньм напр жением может переключитьс  компаратор 2 или ко: таратор 3, Обозна31

чим величину сигнала в момент времени t за x(t j . Аналоговый пс евдослучайньш сигнал, снимаемый с первого выхода блока 6, обозначим q, где - псевдослучайное число, генерируемое в блоке, а q - половина диапазона преобразовани . Тогда при |x(t)| j q переключаетс  компаратор3 , при x(tn) q переключаетс  компаратор 2, а при |x(t)| q компараторы не переключаютс .

Сигналы с выходов компаратора 3 непосредственно, а с компаратора 2 через элемент НЕ 7 поступают на шифратор 8, где формируетс  результат

стохастического квантовани  сиг-п . нала в виде знака sign(n) и абсолютного значени  , которое на основании логики работы компараторо определ етс  в соответствии с алгоритмом 1 , если lx(t )1 . q, О, если x(t,)l q. а знак sign (п) - следующим образо sign(пк)-1J если переключилс  компаратор 2; sign (п) 1, если переключилс  компаратор 3 или не переключи с  ни один из компараторов, , т.е. если . Результат квантовани  из шифратора 8 заноситс  затем в регистр 9 с целью последующего ввода в арифме , тико-логический блок 6 через элемен И 10. По второму входу указанный эл мент управл етс  сигналом разрешени  ввода, вырабатываемым логически блоком 11, что при взаимодействии его с делителем 12 частоты и управл емым делителем I3 частоты обеспечивает получение надежного результата преобразовани . Прежде чем рассмотреть-процедуры ввода и обработки в блок 6 результата квантовани , следует рассмотре причины, которые могут привести к п  влению ошибок. Вследствие того, что сигнал на первом выходе блока 6  вл етс  псев дослучайным шумом, его воздействие на вход генератора ГТИ 4 приводит к тому, что интервалы между моментами по влени  импульсов на выходе генератора станов тс  случайными величи

676154

нами. Таким образом, компараторы 2 и 3 тактируютс  случайной импульсной последовательностью, блок 6 - периодической , поступающей на первый 5 вход микропроцессора от генератора ГТИ 14. В результате моменты времени, в которые тактируютс  компараторы, могут с равной веро тностью попасть на любой этап программы, выполн емой 10 в блоке 6. Это может привести к ошибке ,- дл  по снени  которой рассмотрим процедуру образовани  оценки х отсчета сигнала при стохастическом квантовании второго рода.

15

л Х„

Sign (nj(lnj+ -0,5)q (2) где 1 п. - определ етс  в соответствии с (1) и sipn(n) - в соответствии с описанной процедурой. Из (2) следует, что в х входит именно то псевдослучайное число , которое было использовано в виде аналогового эквивалента в момент t у при определении п, , т.е. при тактировании компараторов. Если дл  повместо будет испольлучени  5 или чисзовано число ) ло С каким-либо другим пор дковым номером, то это приведет к неправильному образованию оценки и в итоге к неверному и, по-крайней мере, к ненадежному результату преобразовани . Возможность подобной ситуации иллюстрируетс  структурной схемой алгоритма работы микропроцессорного измерительного преобразовател  (фиг.З)., Из структурной схемы следует, что работа преобразовател  организована как последовательность программных циклов. Проверкой услови  i N, где N - заданньй объем выборки отсчетов сигнала, заканчиваетс  программный цикл определени  и обработки i-ro отсчета сигнала, после чего программа возвращаетс  в начало с целью определени  и обработки следующего отсчета . Из фиг.З следует, что в течение одного программного цикла в пам ти микропроцессора хран тс  одновременно три значени  псевдослучайного числа: , к , к-и Обновление значени  аналоговой величины на первом информационном выходе блока 6, используемой в качестве опорного уровн  компараторов 2 и 3, производитс  на этапе Вывод q. От начала цикла i

до этого этапа на первом выходе сохран етс  значение F а, т.е. знаJ К-1

чение, установленное на предыдущем программном цикле. Момент тактировани  компараторов при стохастической

дискретизации может совпасть с любым этапом-программного цикла, т.е. может соответствовать опорному уровню f , q или q. Ввод результата квантовани  осуществл етс  только на этапе Ввод п,., затем Пу. обрабатываетс  по программе с,вполне конкретным числом F . Если компаратор тактируетс  на этапе Вывод q, то обработка должна осуществл тьс  с числом , если компараторы тактируютс  до этого этапа - то с числом , . При по влении момента тактировани  после этапа Ввод п,, фактический ввод результата квантовани  произойдет наследующем программном цикле, что требует его обработки также с числом j . Дл  исключени  неопределенности при обработке необходимо с помощью внешних по отношению к блоку 6 средств осуществить операции по управлению вводом в блок 6 результата квантовани . Эти операции вы . полн ютс  логическим блоком 1 совместно с делителем 12, управл емым делителем 13 и элементом И 10.

Программна  реализаци  алгоритма , приведенного на фиг.З, показывает , что отрезки программного цикла требующие использовани  числа ,., длиннее, чем отрезки, требующие . . Поэтому дл  обработки результата квантовани  п выбрано программное число .j, а с помощью логического блока 11 из ввода в блок 6 исключаютс  результаты квантовани , полученные на отрезке Вывод q. Дл  этой цели на входы логического блока 1i поступают импульсы от ГТИ 4 и 14 и импульс от управл емого делител  13, вырабатывающего команду возврата программы блока 6 в начало. Логический блок 11 вырабатывает сигнал ввода , поступающий на один из входов элемента И 10 и разрешающий прохождение результата квантовани  из регистра 9 в блок 6. Одновременно с ; разрешающим сигналом логический блок 11 вырабатывает импульс счета использованных результатов квантовани , который с первого выхода поступает на вход делител  12 .

Таким образом, каждый вводимый в блок 6 результат квантовани  обрабатываетс  совместно с псевдослучайным числам j , с операции запоминани  которого в соответствии с фиг.3.начинаетс  очередной программный цикл. После операции Ввод п определ етс  оценка отсчета х обрабатываемого сигнала по формуле (2). Далее производитс  статистическа  обработка, т.е. накопление данных об искомом параметре сигнала. Эта операци  в алгоритме названа Определение А, где Aj вычисл етс  по формуле

А. (x,)/N, (3) /ч к-1

где f(x) - некоторое функциональное преобразование, соответствующее искомому параметру сигнала, например

Ч(х,) х1.

На фиг.3 показано вычисление одного А, хот  в микропроцессоре может быть вычислено несколько различных функциональных преобразований ,) ,. . . , Ч.(Х)) I соответствующих нескольким измер емым параметрам сигнала.

Проверка услови  осуществл етс  управл емым делителем 13 совместно с делителем 12. Управл емый делитель 13 при наличии разрешающего потенциала на первом входе считает

поступающие на второй вход импульсы от ГТИ 14. Осуществл етс  счет по модулю М, значение которого определ етс  номером in команды блока 6, при котором в соответствии с конкретной программой должен осуществл тьс - возврат в начало. Дл  определени  значени  модул  воспользоватьс  выражением , так как дл  выполнени  одной команды в блоке 6 необходимо 4 тактовых импульса.

Делитель 12 ведет счет результатов квантовани , вводимых в блок 6. Это означает, что на вход делител  12 с первого выхода логического блока 11 импульс поступает в том если на втором выходе логического блока 1I по вл етс  потенциал, разре шающий прохождение через элемент И 10 результата квантовани  из регистра 9 на третий вход блока 6. Делитель 12 ведет счет по модулю N до тех пор, пока число введенных результатов квантовани  i S N имеет на выхо1:1

де потенциал, разрешающий управл емому делителю 13 возврат в начало программы . После того, как вьтЬлнено равенство , на выходе делител  12 по вл етс  запрещающий потенциал и управл емьш делитель 13 прекращает формирование импульсов возврата. Это означает, что закончена обработка отсчетов сигнала и получены значе-ни  1 -bL

А, -N- к). (4)

-ч-После этого (в соответствии с фиг.З) в программе осущестйл етс  переход к обработке величины А с целью ее функционального преобразовани  и получени  значений измер емы параметров сигнала. Виды функциональных преобразований определ ютс , в первую очередь, видом преобразовани  4(xv;). Если, например (х,), то А„ D(х) - оценки дисперсии сигнала или его средней мощности. Тогда могут быть выполнены такие преобразовани , как VA, с целью получени  оценки эффективного значени  сигнала и/или log А) с целью последу оп(его получени  значений мощности в децибелах .

После завершени  обработки по программе следует вывод результатов преобразовани  на второй информационный выход блока 6.

Формирование сигналов логическим блоком 11 производитс  в соответстВИИ с его структурной схемой (фиг. 2),

С началом каждого программного г цикла сигнал, поступающий на первыйвход логического блока 11 с выхода управл емого делител  13, устанав- ливает на выходе счетчика 15 и инверсном выходе триггера 17 потенциал логического нул , а на выходе триггера 16 - логической единицы. Счетчик 15 по входу С начинает счет импульсов генератора ГТИ 14, тактирующих блок 6. Объем счетчика 15 определ етс  равным числу тактовых импульсов , необходимых дл  выполне ги  по фиг.З первых двух операций - запоминани  , и генерировани  г С учетом того, что дл  выполнени  одной команды микропроцессора необходимы 4 тактовых импульса, можно считать, что счетчик 15  вл етс  ; счетчиком по модулю 4Ё-, где t - число команд, необходимых дл  вьтолнени  двух: названных операций.

15 . i 8 ,

В течение этого этапа на один из входов элемента ШИ 20 подаетс  с выхода триггера 16 логическа  единица , следовательно, единица будет и на D-входе триггера 21. Если на этом этапе по витс  от ГТИ 4 импульс тактировани  компараторов 2 и 3 (фиг.Л то при его воздействии на С-входе триггера 2 на выходе его установитс  единица. Значит разрешающий сигнал будет подан на элемент И 10, в результате чего на соответствующем этапе программы результат квантовани  п не будет введен в блок 6 из регистра 9. ОднЪвременно разрешающий потенциал устанавливаетс  на входе элемента И 19, и при по влении в дальнейшем (после ввода п ) импульса на выходе формировател  18 i-шпульсов через элемент 22 задержки будет подан импульс счета на вход делител  12. Величина задержки определ етс  числом команд или временем, затpaчивae ым на ввод в блок 6 результата квантовани . Кроме того, импуль с выхода элемента 22 задержки подаетс  на установочный вход триггера 21 дл  установки его в нуль после завершени  ввода.

Claims (2)

1. Во врем  выполнени  первых двух операций алгоритма (фиг.З) счетчик 15 ведет счет импульсов от ГТИ 14. После выполнени  блоком 6 команд на выходе счетчика 15 по вл етс  отрицательный перепад,- который переключает триггер 16, в результате чего на его выходе устанавливаетс  потенциал логического нул . Триггер 17 при: этом состо ни  не мен ет, так как переключаетс  при воздействии па его тактовый вход положительного фронта, т.е. переход из нул  в единицу . После переключени  триггера 16 на обоих входах элемента ИЛИ 20 устанавливаютс  логические нули и на D-входе триггера 21 - также логический нуль. Поэтому, если на следующем этапе работы блока 6 (Вывод q) по витс  от ГТИ 4 импульс, тактирующий компараторы, то при его воздействии на тактовый вход триггера 2 I на выходе, триггера установитс  потенциал логического нул . Это означает, что на вход с элементом И 10 (фиг.1) будет подан запрещающий сигнал и результат квантовани  из регистра 9 в блок 6 не будет введен. В результате того, что данный ре91 эультат квантовани  в. процессе измерени  не использован, нулевой потенциал с выхода триггера 21 запрещает в данном программном цикле прохождение через элемент И 19 сигнала сче та на делитель 12. При реализации в программе алгоритма , приведенного на фиг.З,, число команд, необходимых дл  выполнени  операции Вывод q, нужно также сделаТь равным величине . Тогда после завершени  этой операции на вы ходе счетчика 15 вновь по витс  импульс , который, переключив триггер 16, установит на его выходе потенциал логической единицы. Теперь на ин версном выходе триггера 17 установитс  единица, так как на D-входе нулевой потенциал. На оба входа эле мента ИЛИ 20 и, следовательно, на D-вход триггера 2 будет подан поте циал логической единицы. При этом вновь со-здаютс  услови  дл  установки триггера 21 импульсом от ГТИ в единицу и выработки разрешающего сигнала дл  элементов И 10 и 19. Триггер 17 сохранит единичньш потен циал на выходе до конца программног цикла и, следовательно, до конца ци ла сохран етс  возможность установк триггера.2 в единицу иь пульсом от ГТИ 4. Если это произойдет, то в со ответствии с алгоритмом ввод резуль тата квантовани  в блок 6 осуществи с  на следующем программном цикле. Таким образом, под управлением л гического блока 11 из ввода в блок и из учета делителем 12 исключаютс  результаты квантовани , пол;у енные на этапе Вывод q, чем обеспечив етс  надежность результата преобразовани . Формула изобретени 1, Стохастический аналого-цифровой преобразователь, содержащий входной усилитель, вход которого  вл етс  входной шиной, а выход сое динен с первыми входами первого и второго компараторов, вторые которых объединены и подключены к выходу первого генератора тактовы импульсов, элемент НЕ, вход icoTopo:го соединен с выходом первого компаратора , арифметико-логический бло информационный вход которого соединей с выходом элемента И, а первые 5,10 нформационные выходы  вл ютс  выходой шиной, инвертор, выход которого оединен с третьим входом первого омпаратора, отличающийс  ем, что, с целью расширени  области применени  путем увеличени  частотного диапазона измер емого сигнала при одновременном обеспечении надежности результата преобразовани , в него введены шифратор, регистр, логический блок, делитель частоты, управл емьм делитель частоты, второй генератор тактовых импульсов, вход инвертора объединен с входом первого генератора тактовых импульсов, третьим входом второго компаратора и подключен к второму информационному выходу арифметико-логического блока, вход которого объединен с первым входом логического блока и подключен к выходу управл емого делител  частоты , а вход синхронизации объединен с входом управл емого делител  частоты , вторым входом логического блока и подключен к выходу второго генератора тактовых импульсов, третий вход логического блока соединен с выходом первого генера тора тактовых импульсов , первый выход через делитель частоты соединен с первым входом управл емого делител  частоты, а второй выход - с первым входом элемента И, второй вход которого соединен через регистр с выходом щифратора, первый и второй входы которого соединены соответственно с выходами элемента НЕ и второго компаратора.
2. 2. Преобразователь по п. I, о т л и чающийс  тем, что логический блок выполнен на счетчике импульсов , трех триггерах, формирователе импульсов, элементах И, ИЛИ, задержки , выход последнего из которых  вл етс  вторым выходом блока а вход через элемент Н соединен с выходом формировател  импульсов, вход которого объединен с первым входом элемента ИЛИ и.подключен к инверсному выходу первого триггера, установочный вход которого объединен с установочными входами второго триггера, счетчика импульсов и  вл етс  первым входом блока, вторым входом которого  вл етс  счетный вход счетчика импульсов , выход которого соединен со счетным входом второго триггера, вы. ход которого соединен с вторым входом

   элемента ИЛИ и счетным входом первого триггера информационный вход которого подключен к нулевому потенциалу, информационный вход третьего триггера соединен с выходом элемента ИЛИ устано-

   вочный вход соединен с выходом элемента задержки, счетный вход  вл етс  третьим входом блока, а выход соединен с вторым входом элемента И и  вл етс  первым выходом блока.