SU1167736A1 - Преобразователь код-частота - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ КОД-ЧАСТОТА, содержащий сумматор, первые п входов которого подключены к соответствую щим выходам регистра, тактируемый вход которого соединен с шиной тактировани  и тактируемым входом вы ходного формировател  импульсов, выход которого соединен с выходной шиной, отлича-ющийс  тем, что, с целью расширени  функциональных возможностей и повышени  точности преобразовани , в негр введены цифровой компаратор, комбинационный сумматор и преобразователь кода, входы которого подключены к соответствующим шинам кода режима и соответствуювщм первьм входам цифрового компаратора, а выходы к соответствующим первым входам комбинационного сумматора, вторые входы которого подключены к соответствующим шинам входного кода, а выходы - к соответствующим вторым п входам сумматора, выходы которого подключены к соответствующим разр дным (Л входам регистра, выходы которого соединены с соответствующими вторыс ми входами цифрового компаратора, выход которого соединен с информационным входом выходного формировател  импульсов и тактируемым входом преобразовател  кода. 535 Ч Ч СО О)

Description

Изобретение относитс  к игмери- тельной и вычислительной технике и может быть использовано в системах обработки и передачи информации , а также в измерительной технике в качестве формировател  равномерной сетки частот. Известен преобразователь код-час тота, содержащий триггер, вертиль, генератор эталонной частоты, элементы И, элементы ИЛИ, сумматор, элемент задержки и датчик кода lj . Точность преобразовани  этого устройства обусловлена методической погрешностью дискретности. Методическую погрешность можно свести к миним5/му подбором частоты эталонного генератора, но исключить ее не возможно. Необходимость подбора час тоты эталонного генератора  вл етс  недостатком, так как вынуждает имет большой набор кварцевых резонаторов (или других высокостабильных источников частоты), что осуществить невозможно . Наиболее близким- по технической сзтцности к предлагаемому  вл етс  преобразователь код-частота которы содержит сумматор, первые п входов которого подключены к соответствуютцш выходам регистра, тактируемый вход которого соединен с шиной тактировани  и такТируемьм входом выходного формировател  импульсов, выход которого соединен с выходной шиной, при этом информационные вход регистра подключены к соответствующим выходам мультиплексора, первые п входов которого подключены к соо ветствующим шинйм установки фазы, вторые п входы - к соответствующим выходам сумматора, а вход управлени  - к шине управлени , причем выход переноса сумматора подключен к информационныму входу выходного формировател  импульсов 21 Выходна  частота преобразовател  равна f k -tbif 2 где fр - частота эталонного генератор а п - разр дность регистра и су матора F - входной код преобразовател , Из выражени  (1) видно, что диск ретность установки частоты определ  етс  выражением При разработке преобразователей код-частота задаютс  требовани  к следующим параметрам частотный диапазон и дискретность частоты (частотный шаг). Эти параметры могут иметь различные значени  в зависимости от поставленной задачи. Возможны также случаи, когда, использу  выражени  (t), соответствующее выходной частоте данного преобразовател  кодчастота , невозможно точно подобрать значени  f и п, чтобы удовлетворить заданной дискретности установки частоту и количеству установочных частот. Такое обсто тельство вызьгаает необходимость так подобрать значени  fg и п, чтобы полученна  дискретность установки частоты как можно меньше отличалась от заданной. Это приводит к определенной погрешности установки частоты и, в конечном счете , снижает точность преобразовани . Из сказанного следует, что рассмотренный преобразователь код-частота имеет ограниченные функциональные возможности и вытекающую из этого методическую погрешность устан1 вки частоты. Цель изобретени  - расширение функциональных возможностей и повьшение точности преобразовани . Поставленна  цель достигаетс  тем, что в преобразователь код-настота, содержащий сумматор, первые п вхо-. дов которого подключены к соответствующим выходам регистра, тактируемый вход которого соединен с шиной тактировани  и тактируемым входом выходного формировател  импульсов, выход которого соединен с выходной шиной, введены цифровой компаратор, комбинационный сумматор и преобразователь кода, входы которого подключены к соответствующим шинам кода режима и соответствующим первым входам цифрового компаратора, а выходы к соответствующим первым входам ком бинационного сумматора, вторые входы которого подключены к соответствующим шинам входного кода, а выходык соответствующим вторым п входам сумматора, выходы которого подключены к соответствующим разр дным входам регистра, выходы которого соединены с соответствующим вторыми входами цифрового компаратора, выход ко .31

торого соединен с информационным входом выходного формировател  импульсов и тактируемым входом преобразовател  кода.

На чертеже дана структурна  электрическа  схема устройства.

Преобразователь содержит сумматор 1, регистр 2, цифровой компаратор 3, комбинационный сзт матор 4, преобразователь 5 кода, выходной формирователь 6 импульсов, шину 7 тактировани , шины 8 входного кода, шины 9 кода режима и выходную шину 10.

Первые п входов сумматора 1 подключены к выходам регистра 2, тактируемый вход, которого соединен с шиной 7 и тактируемым входом выходного формировател  6, входы преобразовател  кода 5 подключены к соответствующим шинам 9 и первым входам цифрового компаратора 3, а выходы к nepBbiM входам входного комбинационного сумматора 4, вторые входы которого подключены к соответствующим шинам 8, а выходы - к соответствующим вторым п входам сумматора J, выходы которого подключены к соответствующим разр дным входам регистра 2, выходы которого соединены с соответствующими вторыми входами цифрового компаратора 3, выход которог9 соединен с информационным входом выходного формировател  6 и тактируемым входом преобразовател  5

кода.

Преобразователь работает следующим образом.

На шины В подаетс  входной код f а на шины 9 - код режима М, на шине тактировани  7 действует импульсный сигнал с частотой f . Входнсй код N, поступает на вход комбинационного сумматора 4. На второй вход комбинационного сз мматора 4. поступает код с выхода преобразовател  5 кода, на вход (Которого поступает код режима , определ емый числом М. Код режима М преобразуетс  в дополнительный код М.дд преобразователем 5 кода. Вьщача кода Мдд„на вход комбииацион- ного cyiiiMaTopa 4 присходит только ,. в те моменты, когда на тактируемом входе преобразовател  5 кода по вл етс  сигнал, поступающий с выхода цифрового компаратора 3. йри отсутствии сигнала на тактируемом входе преобразователь 5 кода фо{цшрует

677364

код, равный нулю. До по влени  сигнала на тактируемом входе преобразовател  5 кода на выходе комбинационного сумматора 4 повтор етс  входной 5 код N), который поступает на вход сумматора 1, на второй вход сумматора 1 поступает код, содержащийс  в регистре 2. На информационные входы регистра 2 поступает код, веto личина которого определ етс  как входного кода Ny и кода, содержащегос  в регистре 2. При поступлении импульсного сигнала с шины 7 на тактируемый вход регистра 2 происходит

5 запись в регистр 2 кода с выхода сумматора 1. При этом на выходе сумматора 1 формируетс  новое число, значение которого по сравнению с предьщущим состо нием увеличилось на ве0 личину N)(. С приходом следующего импульсного сигнала на тактируемый вход регистра 2 снова увеличитс  значение выходного кода сумматора t на величину N. С каждым новым так5 том происходит также увеличение значени  содержимого регистра 2. Вьйсод-« ной код регистра 2 поступает на вход цифрового компаратора 3, на второй вход которого подаетс  код режима М. Цифровой компаратор 3 срав0 нивает значение содержимого регистра 2 с величиной кода , М. Если величина выходного кода регистра 2 больше или равна, величине кода режима М, на выходе цифрового компарато5 ра 3 по вл етс  сигнал, который поступает на информационный вход выходного формировател  6 и тактируемый вход преобразовател  5 кода. На выходкой шине 10 с выхода формирова0 тел  6 по вл етс  сигнал при наличии на его входах одновременно тактрфзтощего сигнала и сигнала с выхода цифрового компаратора 3. Таким образом, при поступлении импульсов на тактиру5емый вход регистра 2 происходит увеличение содержимого регистра 2. При достижении состо ни , при котором выполн етс  неравенство

L М (3)

0 где L - выходной код регистра 2, а М - код режима, на выходе цифрового компаратора 3 по вл етс  сигнал, который .поступает на тактируемый вход преобразовател  5 кода. На вьпсо5 де преобразовател  5 кода формируетс  дополнительный код М. На выходе комбинационного суммат.ора 4 формируетс  код, величина которого определ етс  как разность входного кода NJ и кода режима М. За врем  очередного такта содержимое регист ра 2 уменьшитс  на величину М. Если в последующие такты условие (3) не вьтолн етс , то выход преобразовател  кода блокируетс  и на выходе комбинационного сумматора повтор етс  входной код Ы и накопление содержимого регистра повтор етс  вышеописанным способом Из описани  функциональной схем вытекает, что накопление содержимо го регистра 2, формирование сигнал сравнени  цифровым компаратором 3 и формирование выходного сигнала будет происходить циклически, т.е. этот процесс  вл етс  периодически Период по влени  выходных импульсо можно определить по формуле r--l M-enl;erU- -)tent;er iK-i)w где М - код режима; NK - входной код; К - пор дковый номер вьосодног импульса, по отношению к которому измер етс  пери од; f - частота эталонного генератора; entier(z) - функци  вьщелени  целой части числа Z , Анализ выражени  (4) показывает что в общем случае период по влени  выходных импульсрв  вл етс  неравномерным, но эта неравномерность циклически повтор етс , получаетс  периодическа  последова тельность пачек импульсов, распред ление импульсов в пачке зависит от величин М и Nj(, В частных случа х последовательность импульсов может быть равномерной. Период повторени  пачек импульсов будет равен: т . fS п f НОД(М,М,) где М - код режима; НОД(М,Ы) - наибольший общий делитель чисел М f - частота эталонного генератора. Усредненна  частота за период Т дл  выходных импульсов преобразовател  равна f --- N Bbix М где N - входной код преобразовател , М - код режима, fo - частота эталонного генератора . Из выражени  (6) видно, что на выходе преобразовател  имеем сигнал с частотой, пр мопропорциональной входному коду. . Возможность управлени  предлагаемым преобразователем при помощи кода режима М дает преимущества перед прототипом ,так как благодар  этому расшир ютс  функциональные возможности при выборе частотного шага формируемой сетки частот и тем самым повьшаетс  точность установки частоты. Дл  полного исключени  неравномерности выходных импульсов достаточно на выходе преобразовател  поставить делитель, частоты с коэффициентом делени  (М-1)(-факториал). Это исключает дл  любьт соотношений М и N по вление неравномерностеи в выходных импульсах преобразовател  кодчастота . Тогда выходна  частота равна f N m (М-1) Рьа Мт где m - коэффициент делени  счётчика на выходе. Дл  работы преобразовател  кодчастота необходимо обеспечить 2 М, 2 М (8) где п - разр дность сумматора 1, регистра 2, входного комбинационного сумматора А, преобразовател  5 кода 1 - разр дность входного кода. Технико-экономические преимущества изобретени  заключатс  в расширении функциональных возможностей за счет осуществлени  управлени  дискретностью преобразовани , что повышает точность установки частоты и расшир ет область применени  устройства .

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ КОД-ЧАСТОТА, содержащий сумматор, первые η входов которого подключены к соответствующим выходам регистра, тактируемый вход которого соединен с шиной тактирования и тактируемым входом выходного формирователя импульсов, выход которого соединен с выходной шиной, отличающийся тем, что, с целью расширения функциональных возможностей и повышения точности преобразования, в него введены цифровой компаратор, комбинационный сумматор и преобразователь кода,' входы которого подключены к соответствующим шинам кода режима и соответствующим первым входам цифрового компаратора, а выходы к соответствующим первым входам комбинационного сумматора, вторые входы которого подключены к соответствующим шинам входного кода, а выходы - к соответствующим вторым η входам сумматора, выходы которого подключены к соответствующим разрядным входам регистра, выходы которого соединены с соответствующими вторыми входами цифрового компаратора, выход которого соединен с информационным входом выходного формирователя импульсов и тактируемым входом преобразователя кода.