KR890000588B1

KR890000588B1 - 가변주파수 체배기

Info

Publication number: KR890000588B1
Application number: KR1019850010097A
Authority: KR
Inventors: 공진흥; 권혁상
Original assignee: 삼성반도체통신 주식회사; 강진구
Priority date: 1985-12-31
Filing date: 1985-12-31
Publication date: 1989-03-21
Also published as: KR870006722A

Abstract

내용 없음.

Description

가변주파수 체배기

제1도는 본 발명에 따른 블럭도.

제2도는 본 발명에 따른 제1도 변환기(1)의 일실시예의 구체회로도.

제3도는 본 발명에 따른 제2도 변환기(1)의 일실시예에 따른 동작파형도.

제4도는 본 발명에 따른 제1도의 제1제어신호발생기(2)의 일실시예의 구체회로도.

제5도는 본 발명에 따른 제1도의 제1카운터(3)의 일실시예의 구체회로도.

제6도는 본 발명에 따른 제1도의 제산 및 래치회로(4)의 일실시예의 구체회로도.

제7도는 본 발명에 따른 제1도의 제어신호발생기(6)의 일실시예의 구체회로도.

제8도는 본 발명에 따른 제7도의 동작에 따른 파형도.

제9도는 본 발명에 따른 제1도의 제2카운터(5)의 일실시예의 회로도.

제10도는 본 발명에 따른 각 부 동작 및 출력파형도.

제11도는 지연회로를 이용한 종래의 주파수 체배회로도.

제12도는 제11도의 동작파형도.

제13도는 PLL를 이용한 종래의 주파수 체배회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 변환기 2 : 제1제어신호발생기

3 : 제1카운터 4 : 제산 및 래치회로

5 : 제2카운터 6 : 제2제어신호발생기

7 : 비교기 8 : 게이트회로

NT : 인버터 NOT : 노아게이트

본 발명은 주파수 체배기에 관한 것으로서, 특히 시스템내에서 사용되는 가변동작주파수로 부터 상기 가변동작주파수보다 훨씬 낮은 기준주파수에 타이밍을 맞추어 상기 가변동작주파수가 변하는 상황하에서도 상기 기준주파수를 임의로 체배시킬 수 있도록 한 가변주파수 체배기에 관한 것이다.

일반적으로 주파수 체배기는 입력주파수를 원하는 배수만큼 체배하는 주파수소오스(Source)로서 칩의 설계나 통신시스템 등의 여러목적에 이용된다. 칩의 설계나 시스템에 있어서 일정주파수의 체배된 주파수가 요구될 경우 일정 주파수보다 훨씬 높은 동작주파수를 이용하여 원하는 주파를 얻을 수 있으나, 만약 동작주파수가 가변하는 상황하에서는 상기 동작주파수를 이용할 수 없으므로 일정주파수를 체배하여야 한다. 상기 일정주파수를 체배하기 위한 방법으로 주로 제11도와 같이 지연회로(100)를 이용하거나 제13도와 같이 PLL(Phase Locked Loop)회로를 내장하여 일정주파수의 체배된 주파수를 얻어왔었다. 제11도와 같이 지연회로(100)를 이용하여 주파수체배기를 실현할 경우 회로는 간단하나 지연회로(100)중 캐패시터(C1)의 IC의 제조공정 상에서 공정의 변화에 따라 캐패시터값이 매우 민감하게 변환된다. 따라서 상기 지연소자 캐패시터 제조시 공정의 변화에 의해 원하는 해당 체배주파수를 얻을 수 없었다. 그리고 캐패시터가 원하는 지연값을 갖도록 제조되었다 하더라도 외부 전원전압의 변동에 따라 체배주파수가 변화하게 되므로 2배이상의 체배를 필요로하는 체배기에서 사용할 수 없는 등 정확한 체배주파수를 얻기 어려우며(제12도), 또한 캐패시터의 공정의 변화에 따른 불량으로 수율(Yield)에도 많은 영향을 끼쳐 왔었다. 그리고 4배이상 체배주파수를 필요로 할 경우 제11도를 한단 더 추가할 수 있는데, 이때는 위상이 왜곡되어 원하는 체배주파수를 얻기가 더욱 어렵다. 이에 대한 대책으로 상기 제13도의 PLL회로를 이용할 경우가 있는데, 이 방법은 원하는 체배주파수를 자유로이 얻을 수 있으나 회로가 복잡하여 칩의 면적을 많이 차지하는 단점이 있었다.

따라서 본 발명의 목적은 시스템 혹은 칩(chip)의 동작주파수가 가변되는 상황하에서도 상기 동작주파수보다 훨씬 낮은 일정 주파수를 기준으로 하여 원하는 배수만큼 용이하게 체배할 수 있는 회로를 제공함에 있다.

본 발명의 다른 목적은 회로를 간단히 구성하여 일정주기마다 체배를 위해 저장된 값을 정정해주며, 입력주파수가 변하더라도 정확히 체배되어 오동작을 방지할 수 있는 회로를 제공함에 있다.

본 발명의 또 다른 목적은 외부에서 체배 선택을 간단히 수행할 수 있는 회로를 제공함에 있다. 상기의 목적을 수행하기 위한 본 발명은 가변되는 동작주파수를 입력하여 주기가 같고 서로 겹치지 않으며 위상이 반전된 두 변환신호를 얻어내도록 상기 동작주파수를 변환하는 변환기와, 상기 변환기의 두 변환출력신호를 받아 체배하고자 하는 기준주파수 신호로부터 초기 조건을 잡아주는 제어신호를 발생하는 제1제어신호발생기와, 상기 제1제어신호발생기의 제어신호에 따라 상기 변환기의 변환신호를 받아 카운트하는 제1카운터와, 상기 제1카운터의 출력값을 원하는 체배 선택제어 입력값에 따라 소정 나누어 주고 일정기간 저장시키는 제산 및 래치회로와, 상기 변환기의 변환신호의 출력을 받아 카운트하는 제2카운터와, 상기 제1카운트 초기치 설정 제어신호와 상기 변환기의 변환신호에 의해 제2카운터 초기치 설정 구간신호인 제어신호를 발생하는 제2제어신호발생기와, 상기 제산 및 래치회로의 소정체배에 의해 나누어진 출력신호와 상기 제2카운터 출력을 비교하여 같을시 상기 기준신호의 체배용 펄스를 발생함과 동시에 제2제어신호발생기를 리세트하는 비교기와, 상기 비교기 출력신호와 상기 제1제어신호발생기의 제어신호를 반전하여 기준주파수에 대해 상기 원하는 체배주파수를 출력하는 게이트로 구성된 것을 특징으로 한다.

이하 본 발명은 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 블럭도로서, 1은 변환기, 2는 제1제어신호발생기, 3은 제1카운터, 4는 제산 및 래치회로, 5는 제2카운터, 6은 제2제어신호발생기, 7은 비교기, 8은 게이트회로이며, 상기 게이트회로(8) 내의 NT는 인버터이고, NOT는 노아게이트이다. T1는 기준주파수(Fref) 신호 입력단자, T2는 가변동작주파수(Fosc) 입력단자, T3는 체배 선택외부 제어신호단자로 2개의 제어단자(CT1,CT2)가 연결되어 있다. 상기 Fref, Fosc, CT1, CT2는 후술된다. 동작설명의 편의상 상기 변환기(1)의 두개의 출력신호를 제1,2변환신호라 칭하고, 제1,2제어신호발생기(2,6)의 출력신호인 SET1, SET2, EN을 제1-3제어신호라 칭한다. 상기 구성에 따라 본 발명의 동작의 실시예를 간략히 기술하면, 가변되는 동작주파수(Fosc)가 가변동작주파수 입력단자(T2)를 통해 변환기(1)에 입력되면, 변환기(1)에서 입력주파수와 같은 주기로 서로 겹치지 않으며 위상이 반전된 2개의 제1,2변환신호를 발생한다. 상기 변환기(1)의 제1,2변환신호를 제1제어신호발생기(2)와 제2제어신호발생기(6)에 입력되며, 또한 상기 동작주파수(Fosc)와 같은 주기를 갖는 변환기(1)에서 발생된 제1,2변환신호중의 제2변환신호를 제1카운터(3)와 제2카운터(5)에 입력하여 제1,2제어신호발생기(2,6)에서 발생되는 제1,3제어신호(SET1,SET2)에 따라 카운팅한다.

상기 제1제어신호발생기(2)에서는 상기 제1,2변환신호와 기준주파수 입력단자(T1)를 통해 입력되는 신호에 의해 제1,2제어신호(SET1,EN)를 발생한다. 상기 제1제어신호(SET1)가 게이트회로(8)의 반전게이트(NT)와 노아게이트(NOT)를 통해 기준주파수(Fref)주기의 체배에 다른 초기펄스(fm)를 발생하고 제1카운트(3)의 초기치를 설정한다. 제2제어신호발생기(6)는 제1제어신호발생기(2)의 제1제어신호(SET1)의 출력과 상기 변환기(1)의 제1,2변환신호를 받아 제3제어신호(SET2)를 발생한다. 제2제어신호발생기(6)는 비교기(7) 출력(Fm')에 의해 리세트되도록 제어를 받는다. 따라서 상기 제3제어신호(SET2)가 제2카운터(5)의 초기치를 설정하며, 제산 및 래치회로(4)는 제1카운터(3)의 출력을 입력하여 체배선택 외부 제어신호단자(T3)를 통해 입력되는 논리에 의해 원하는 체배값으로 나누어 준다. 그리고 제1제어신호발생기(2)의 제2제어신호(EN)에 의해 체배시 기준값으로 사용될 나누어진 값을 제산 및 래치회로(4)에서 저장(래치)시킨다.

즉, 제1카운터(3)는 상기 변환기(1)에서 발생된 상기 동작주파수와 같고, 단지 위상이 다른 제2변환신호를 상기 제2제어신호발생기(2)에서 발생된 제1제어신호(SET1)의 발생시점부터 카운팅한다. 이 위상은 틀리지만 이때부터 동작주파수를 소정 카운팅하는 것과 같다. 이때 상기 제1카운터(3)의 카운트한 펄스의 갯수가 Na이고 체배선택 외부 제어신호단자(T3)를 통해 입력되는 논리에 의한 체배값이 α일때 제산 및 래치회로(4)에서 α값에 따라 나누어 제2제어신호(EN)에 의해 래치하면 Na/α=Nb가 된다. 그리고 제2제어신호발생기(6)도 또한 상기 제2변환신호를 입력하여 상기 제1제어신호발생기(2)의 제1제어신호(SET1)에 의해 제3제어신호(SET2)를 발생한다. 이에따라 제2카운터(5)는 제3제어신호(SET2)로부터 상기 제2변환신호를 카운트하여 상기 제산 및 래치회로(4)의 출력과 비교기(7)에서 비교한다. 실제 상기 제2제어신호(SET1)에 따른 제2제어신호발생기(6)의 제3제어신호(SET2)의 발생으로 제2카운터(5)는 제2변환신호를 시간상으로 한 펄스 더 카운팅하는 경우가 되는 시간이 됨을 밝혀두며, 상기 제산 및 래치회로(4)와 제2카운터(5)의 두 입력이 같을때 비교기(7)에서는 체배용 펄스(fm')가 발생하고, 동시에 상기 제2제어신호발생기(6)를 리세트한다. 상기 비교기(7) 펄스 발생빈도는 Fosc/Nb가 발생되어진다. 왜냐하면, 변환기(1)에서 제1,2변환신호의 주기가 동작주파수(Fosc)와 같고 제1제어신호발생기(2)에서 발생된 제1제어신호(SET1)의 발생주기가 기준주파수(Fref)와 같으므로 상기 제1제어신호(SET1)의 제어에 따라 제3카운터(3)에서 상기 제2변환신호를 카운팅한 값(Nα)은 Fosc/Fref가 된다.

상기 제1카운터(3)의 카운팅값(Nα)을 체배 선택외부 제어신호단자(T3)를 통해 입력되는 소정 원하는 체배값(α)으로 나눈값(Nb)은 Nα/α가 된다. 제2카운터(5)에서는 상기 제1제어신호발생기(2)의 제1제어신호(SET1)에 의해 상기 동작주파수(Fosc)와 같은 제2변환신호를 카운트한다. 그리고 비교기(7)에서 제산 및 래치회로(4)의 출력값(Nb)과 제2카운터(5)의 출력값(Fosc)을 비교하여 같을시 펄스발생(fm')를 발생하며 빈도는 Fosc/Nb가 된다. 이때 또한 노아게이트(NOT)를 통해 체배용 펄스(fm)가 발생되므로 2체배하면 제2카운트(5)가 카운팅한 값을 다시 카운팅하여 fm을 발생한다. 따라서 기준주파수(Fref)에 대해 체배주파수가 (fm)이라 할때 제1제어신호발생기(2)의 출력인 기준주파수(Fref)와 같은 주기의 제1제어신호(SET1)에 의해 제1카운터(3)을 초기화함과 동시에 인버터(NT)에서 반전되어 노아게이트(NOT)를 통해 펄스(fm)를 발생하고, 상기 제1제어신호발생기(2)의 제2제어신호(EN)에 의해 상기 제2카운터(3)의 출력(Na)을 체배 선택외부 제어신호단자(T3)를 통해 입력되는 체배값(α)에 따라 소정 원하는 체배값으로 나눈 후 래치한다.

이때 상기 제산 및 래치회로(4)와 제2카운터(5)의 출력을 비교기(7)에서 비교하여 같을때 fm'펄스가 발생되는데, 이는 상기 기준주파수(Fref) 구간내에서 동작주파수 펄스가 500을 가질때 체배 선택외부 제어신호단자(T3)를 통해 입력되는 제어신호에 의해 상기 500을 얼마로 나눌 것인가에 대한 것이므로 2체배일때 제1카운터(3)에서 카운팅한 500개의 출력을 제산 및 래치회로(4)에서 나누어 250개의 펄스에 대해 출력하고 기준주파수(Fref)의 다음 주기에서 제2카운터(5)에서 250을 카운팅할때 비교기(7)에서 펄스(fm')를 더 발생하므로 노아게이트(NOT) 출력은 기준주파수(Fref) 구간내에서 2개의 펄스(fm')가 발생한다. 이는 상기 fm'펄스가 상기 제2제어신호발생기(6)를 리세트한 후 제2변환신호를 제2카운터(5)에서 다시 카운팅하므로 기준주파수(Fref)의 500의 펄수중 250개의 펄스에서 펄스(fm)를 하나더 발생하므로 기준주파수(Fref)에 대해 2체배가 이루어진다.

상기 사항을 간단히 요약하면, 정상상태 이전에는 기준주파수(Fref)의 초기에서 발생되는 제1제어신호(SET1)에 의해 제1,2카운터(3,5)에서 500의 펄스를 모두 카운팅하지만, 체배 외부 제어신호단자(T3)를 통해 체배 선택신호가 제산 및 래치신호(4)로 입력되면 500이 2로 나누어지므로 250이 출력된다. 이 값과 계속 카운팅을 수행하고 있는 제2카운터(5)의 출력과 비교기(7)에서 비교하면 제2카운터(5)가 다음 주기에서 250을 카운팅할 때 500펄스 구간중 250펄스에서 펄스(fm')를 발생하므로 2체배된다. 그리고 상기 펄스는 제2제어발생기(6)를 리세트하여 제3제어신호(SET2)에 의해 제2카운트(5)를 제어하여 다시 제2변환신호를 제2카운터(5)에서 카운팅하면 2체배동작이 계속된다. 즉 상기 체배 선택외부 제어신호단자(T3)의 체배 선택값과 동작주파수(Fosc)의 변화가 없는 한 계속되나 동작주파수(Fosc)의 변화가 있으면 제1,2카운터(3,5)는 기준주파수(Fref) 구간내에서 변환된 동작주파수(Fosc)를 다시 카운팅한다. 이는 단지 펄스갯수만 달라질 뿐이다.

상기 제1카운터(3)의 출력을 제산 및 래치회로(4)에서 T3단을 통해 입력되는 체배 제어입력신호에 따라 다시 나눈다. 상기 제산 및 래치신호(4)의 출력과 기준주파수(Fref)의 다음 주기에서 제2카운터(5)가 카운팅이 소정 이루어질때 이를 비교기(7)에서 비교하여 같다면 상기한 바와 같이 체배에 따른 펄스를 발생한다.상기한 바와 같이 디지탈적으로 동작주파수로 기준주파수를 카운트하여 체배하는 방식이다. 즉 동작주파수(Fosc)가 변화되더라도 일단 기준주파수(Fref)내에서 변화된 동작주파수(Fosc)를 카운팅하면 그 값을 기준으로 하여 체배하므로 동작주파수가 가변되는 상황에서도 정확한 체배동작이 일어난다. 동작주파수(Fosc) 변환시 기준주파수(Fref)가 한주기 정도의 지연은 되나 시스템의 동작에는 별문제가 되지 않는다.

제2도는 제1도의 변환기(1)의 일실시예의 구체회로도로서, 제2도중 N1-N11은 반전(NOT)게이트, NO1-NO2는 노아(NOR)게이트, Fosc는 가변동작주파수로 제1도의 T2에 대응하고, F1-F2는 변환기의 각 출력파형으로 제1도에서 지칭한 제1,2변환신호이며, 제3도는 제2도 변환기(1)의 일실시예에 따른 각부(Fosc, F1, F2) 동작파형도로서, 가변동작주파수(Fosc)에 대해 제2도의 각 소자를 통해 변환되어 출력된 신호가 제1,2변환신호(F1, F2) 파형이며, 이는 주파수주기는 같으나 단순히 위상에서 차이가 있다. 제2도의 동작을 제3도의 Fosc, F1, F2파형예를 참조하여 구체적으로 설명하면, 가변동작주파수(Fosc)가 제3도에서의 "로우"에서 "하이"로 될때 노아게이트(NO1)는 어느 한쪽이라도 "하이"상태이면 "로우"가 되므로 "로우"가 출력되어 반전게이트(N5)에서 "하이"로 변환된다. 이어서 반전게이트(N6)를 지나 "로우"로 되는데 여기서 3개의 게이트를 지나므로 제3도의 F1의 파형의 예와 같이 3게이트(3Gd)만큼 지연된 논리신호가 발생되어 가변동작주파수(Fosc)에 대해 반전상태가 된다. 한편, 상기 가변동작주파수(Fosc)가 "로우"로 떨어질때는 반전게이트(N1)에서 "하이"로 되고, 노아게이트(NO2)를 지나 "로우"가 되며, 이어서 반전게이트(NO10)에서 "하이"로 변하여 반전게이트(N2-N4)를 지나 "로우"가 되어 노아게이트(NO1)에서 "하이"출력되어 반전게이트(N5-N6)를 지나 "하이"상태로 변하게 되므로 게이트 9개를 지나게 된다.

따라서 상기 F1의 신호가 "하이"로 다시 될때는 9게이트(9Gd)만큼 지연되어 제3도의 F1의 파형과 같이 출력된다. 제3도의 F2는 가변 동작주파수(Fosc)가 "로우"에서 "하이"될때 노아게이트(NO1)와 반전게이트(N5)를 지나 "하이"가 되고, 이어서 반전게이트(N7-N9)를 지나 "로우"가 되어 노아게이트(NO2)를 지나면 "하이"가 되며, 이를 반전게이트(N10-N11)를 통하며 "하이"로 변화하게 되므로 게이트 8개를 지난다. 따라서 8게이트(8Gd)만큼 지연된 신호가 F2의 파형예가 되며, 또한 가변동작주파수(Fosc)가 "로우"로 떨어질때는 반전게이트(N1)에서 "하이"로 변해서 노아게이트(NO2)에서 "로우"가 출력되어 반전게이트(NO10-NO11)를 지나므로 "로우"가 된다. 즉, 4개의 게이트를 통과하므로 4게이트(4Gd)만큼 지연된 논리가 제3도 F2의 파형의 예처럼 출력된다. 따라서 제3도의 F1, F2의 출력은 가변동작주파수(Fosc)와 주기는 같지만 서로 겹치지 않고 위상이 반전된 신호가 출력된다. 즉, 제1도의 동작 설명인 변환기(1)의 제1,2변환신호의 발생예를 설명한 것이다.

제4도는 제1도의 제1제어신호발생기(2)의 일실시예의 구체회로도로서, 제4도중 L1-L5는 래치(Latch)회로, N21-N23는 반전(NOT)게이트, NO21은 노아게이트이고, AN1은 앤드(AND)게이트, Fref는 제1도의 T1에 대응한 것으로 기준주파수 입력단이며, F1-F2는 제2도의 변환기(1)에서 출력되어 입력되는 입력단이고, EN는 제1도의 제산 및 래치회로(4)로 입력되는 제2제어신호단이며, SET1은 제1도의 제1카운터(3)의 초기치 설정신호를 입력되는 제1제어신호단이다.

제10도는 본 발명에 따른 각 부 동작 및 출력파형도로서, 우선 제2도에서 발생된 제3도의 파형의 제1,2변환신호(F1, F2)를 제4도의 각 부에 입력했을시 발생되는 예를 (a)-(j)으로 도시한다. 상기 (a)-(c)도는 상술한 제3도의 F1, F2, Fref파형이고, (d)-(h)도는 제4도에 도시한 각 부 출력파형이며, (i)-(j)는 상술한 제4도 제1제어신호발생기(2)의 최종출력으로 제1,2제어신호(EN, SET1)파형이다. 따라서 제4도의 제1제어신호발생기(2)의 일실시예를 제10도의 (a)-(j)에서 도시한 파형예와 같이 구체적으로 설명하면, 체배하고자 하는 제10도 (c)의 기준주파수 신호(Fref)가 래치회로(L1)에 인가되면 변환기(1)에서 발생된 제1변환신호(F1)의 상승에지(Rising Edge)에서 래치되어 제10도 (d)와 같이 반전게이트(N21)를 통해 반전된 신호가 출력되고, 상기 (d)의 신호가 노아게이트(NO21)에 인가되면 출력은 "하이"가 된다. 한편, 상기 (d)의 신호를 래치회로(L2)에 인가시켜 상기 변환기(1)의 제2변환신호를 (F2)인 제10도 (b)신호의 상승에지에서 래치하고 반전게이트(N22)의 출력으로 제10도 (e)와 같이 기준주파수와 같은 주기로 출력된다. 이때 상기 (e)의 "하이"신호가 래치회로(L3)에서 F1의 다음 에지에서 래치되고 제10도 (f)와 같이 출력되어 노아게이트(NO21)에 입력된다. 상기 (d)와 (f)신호를 받은 노아게이트(NO21)는 제10도의 (g)와 같이 "하이"상태를 "로우"로 떨어뜨린다. 즉, 이전의 노아게이트(NO21)는 "하이"에서 제10도의 제2변환신호(F2)(b)의 입력이 "하이"일때만 앤드게이트(AN1)가 "하이"의 펄스를 만들므로 제10도 (i)의 파형과 같이 출력되어 제1도의 제산 및 래치회로(4)의 래치신호인 제2제어신호(EN)가 발생된다.

또한 노아게이트(NO21) 출력이 "하이"상태일 때 제10도의 (b)에 의해 래치회로(L4)에 래치되어 반전게이트(N23)를 통과하면 제10도의 (h)예와 같은 파형이 출력되며 이 신호가 제10도 (a)신호에 래치되어 제10도의 (j)파형과 같이 제1도의 제1카운터(3)의 초기화신호인 제1제어신호(SET1)를 얻어낸다. 따라서 가변동작주파수(Fosc)는 기준주파수(Fref)보다 훨씬 높은데서 제1제어신호발생기(2)에 의해 제산 및 래치회로(4)의 제2제어신호(EN)와 제1카운터(3)의 제1제어신호(SET1)를 기준주파수 신호(Fref)로부터 얻어내며, 이에 대한 신호는 주기 위상차만 있을뿐이지 주파수는 같다.

제5도는 제1도의 제1카운터(3)의 일실시예의 구체회로도로서, 제5도중 FF0-FFNC는 플립플롭(Flip Flop), F2는 상술한 제2도의 변환기(1)에서 발생된 제2변환신호 입력단이고, SET1은 제4도의 제1제어신호발생기(2)에서 발생된 제2제어신호 입력단이며, Q0-Q4는 플립플롭(FF0-FFNC)의 각 출력단이고, 제5도의 각 출력 및 동작관계를 제10도의 (k)-(o)의 파형에서 도시한다. 그리고, 제10도의 (k)-(o)파형의 예시도와 같이 제5도의 동작을 구체적으로 설명하면, 제5도 동작에 따른 제10도 (k)-(o)에서의 실시예는 제1카운터(3) 출력(QNC=Q0)으로 카운트한 펄스의 갯수가 Na일때 가변동작주파수(Fosc)/기준주파수(Fref)의 값인 상기 Na값은 2진(Binary)값으로 표시한다. 상기 제1카운터(3)에서 요구되는 플립플롭(FF)의 수(NC)를 계산하면, 기준주파수(Fref)가 2^m이고, 가변동작주파수(Fosc)가 2ⁿ일때 플립플롭수(NC)는 n-m+1되어야 한다.

따라서 제10도 (c)의 파형에서와 같이 기준주파수(Fref)의 1주기(2¹)에서 가변동작주파수(Fosc) 16주기(2⁴)로 제5도의 플립플롭(FF0-FFNC)의 최하위비트(LSB)의 Q0와, 최상위비트(MSB)의 QNC Q4로 구성시켰을때 제5도의 제1카운터(3)는 변환기(1)의 제1변환신호(F2)를 받아 제1제어신호발생기(2)에서 발생되는 제1제어신호(SET1)에 의해 카운트하여 플립플롭(FF0-FFNC)의 각 출력(Q0-QNC)으로 제10도의 (k)-(o)파형과 같이 소정 카운트하여 출력한다.

즉, 기준주파수와 동일한 주기를 가진 제1제어신호(SE1)의 시작시점에서 동작주파수와 동일한 주기를 가진 변환기(1)의 제2변환신호(F2)를 카운팅한다. 이는 다음 제1제어신호(SET1)가 들어올때까지 제2변환신호(F2)의 펄스를 카운팅하므로 1개의 기준주파수내 동작주파수의 펄스가 몇개인가를 카운팅한다. 따라서, 상기 제1카운터(3)의 출력(Na)빈도는 Fosc/Fref가 된다. 여기서 만약 동작주파수(Fosc)가 변환한다면 제1제어신호(SET1)가 변환한다면 제1제어신호(SET1)의 한주기 구간내에서 카운트한 펄스수(Na)가 달라지게 된다. 즉, 제10도의 (j)파형의 T1구간내에서 (b)파형의 펄스를 카운팅하므로 (c)파형의 기준주파수(Fref) 내에서 동작주파수(Fosc)의 펄스를 카운팅한 것과 같이 된다.

제6도는 제1도의 제산 및 래치회로(4)의 일실시예의 구체회로도로서, 제6도중 MUX1-MUXNC는 멀티플렉셔, L11-LIN은 래치회로, CT1-CT2는 체배 선택외부 제어신호단으로(제1도의 T3에 해당된다), EN은 제4도의 제1제어신호발생기(2)에서 발생된 제2제어신호(EN)의 입력단이며, Q0-QNC는 제1도의 제1카운터(3) 즉, 제5도의 각 플립플롭(FF1-FFN)의 출력과 연결된 제1카운터(3)의 출력값(Na)입력단이며, Out1-OutNC는 상기 래치회로(L11-LIN) 출력단이고, 제1카운터(3)의 출력값(Na)은 체배 선택외부 제어신호단(CT1, CT2)의 체배값(α)에 따라 소정 나누어진다. 체배 선택외부 제어신호단(CT1, CT2)을 통한 체배값(α)에 따라 멀티프렉셔(MUX1-MUXNC)에서 나누어진 소정 출력이 제1제어신호발생기(2)에서 발생된 제2제어신호단(EN)의 입력신호에 의해 래치회로(L11-LIN)에 저장된다.

상기 체배 선택외부 제어신호단(CT1, CT2)을 통해 입력되는 체배 선택논리에 따라 정해지는 체배값(α)은 하기 표1와 같다. 원래 제1카운터(3)에서 카운트한 펄스갯수가 Na일때 체배 선택외부 제어신호단(CT1, CT2)의 입력에 따라 (Na/α=Na/2, NA/4, NA/8)중의 한값으로 정해진다.

[표 1]

즉, 멀티플렉셔(MUX1-MUXNC)에서 Na/α=Nb가 되어 래치회로(L11-LIN)에는 상기 Nh값이 저장되며 이때 α는 2m(m=0, 1, 2, 3)의 정수값을 가져야 하며 만약 체배 선택외부 제어신호단(CT1, CT2)의 논리갯수가 증가하게 되면 그 이상의 체배도 가능해진다.

따라서 본 발명은 제6도와 제9도의 실시예는 제6도의 멀티플렉셔(MUX1-MUXNC)의 체배 선택외부 제어신호단(CT1)이 "0"체배 선택외부 제어신호단(CT2)이 "1"되었을때 각 멀티플렉셔(MUX2)의 입력단(Q1, Q2, Q3, Q4)가 선택된다. 이어서 제2제어신호단(EN)의 입력신호가 제1제어신호단(SET1)의 입력신호가 리세트(로우)되기전에 발생되어 카운터(3)의 출력을 래치출력(OUT1-OUTN)을 "7"에 해당하는 1, 1, 1, 0, 0(Q0, Q1, Q2, Q3, Q4=01110=14)의 값이 출력된다. 그리고 제1제어신호단(SET1)이 "로우"되기 바로 직전의 제2변환신호(F2)의 펄스는 제1카운터(3)에 들어가지 못하며, 이때 또한 제1제어신호단(SET1)의 펄스가 게이트회로(8)의 반전게이트(NT)를 통해 반전되어 노아게이트(NOT)를 지나면 체배주파수(fm)신호가 제10도의 (Y)신호예와 같이 출력된다. 즉, 기준주파수(c)의 시작시점에서 SET1에 의해 펄스가 하나 발생된다.

제7도는 제1도의 제2제어신호발생기(6)의 일실시예의 구체회로도로서, 제7도중 NO31은 노아게이트, L31-L32는 래치회로, N31-N32은 반전게이트,

은 제1제어신호단(SET1)의 반전신호 입력단이고, Fm'은 제1도의 비교기(7)의 출력신호로, 비교기(7)의 출력이 입력되도록 도시한 예이고, SET2는 제1도의 제2카운터(5) 초기치 설정신호로 제1도에서 설명한 제3제어신호단이다.

제8도는 제7도의 동작에 따른 파형도로서, F1-F2는 제2도의 변환기(1)의 실시예에서 얻은 제1,2변환신호 입력단의 입력파형이고, SET1은 제4도의 제1제어신호발생기(2)의 실시예에서 얻은 제1제어 입력파형이며, Fm'는 제1도의 비교기(7)에서 출력된 신호의 입력된 파형이고, [가][가'], [나][나']는 제7도의 도면에서 도시한 각 부 출력파형이며, SET2는 제1도의 제2카운터(5) 초기치의 설정 파형으로 제3제어신호이다.

따라서 제7도의 동작을 제8도 실시예 파형과 결부시켜 구체적으로 설명하면, 제10도의 (a)-(j)에서 상술한 바와 같이 (a)와 (b)의 파형에서 기준주파수(c)에 따른 제1제어신호(SET1) (j)의 결과는 제8도의 F1, F2,

파형의 결과다. 이 노아게이트(NO31) 입력으로 비교기(7)의 출력(fm')이 입력되지 않는한 아직 출력은 "로우"상태가 된다. 그리고

는 SET1의 반전신호로 이 신호가 노아게이트(N31)에 입력될시 노아게이트(NO31)의 출력은 [가]의 파형과 같이 출력되며(반전), 제2변환신호단(F2)에 입력되는 신호에 의해 래치회로(L31)에서 래치되어 반전게이트(N31)를 지나면 [나]의 파형이 되고, 이어서 이 신호가 제1변환신호단(F1)의 입력신호에 의해 래치회로(L32)에 래치되어 반전게이트(N32)를 지나면, 제3제어신호(SET2)의 펄스신호가 발생되어 제2카운터(5)로 입력된다. 즉 SET1에 의해 SET2가 발생된다. 여기서 비교기(7) 출력(Fm')이 있을시는 비교기(7) 출력(Fm')이 "하이"상태라면 노아게이트(NO31)에 입력되어 반전되므로 제8도의 [가']파형이 되며, 래치회로(L31)와 반전게이트(N31)에서 제2변환신호단(F2)의 입력신호에 의해 래치되어 [나']파형이 되고, 이어서 래치회로(L32), 제1변환신호단(F1)의 입력신호에 의해 래치되고 반전게이트(M32)에서 Fm'에 의해 제3제어신호단(SET2)의 펄스가 또 하나 발생하게 되어 제2카운터(5)의 초기치가 설정된다. 즉 카운트하는 펄스 갯수가 Nb가 되도록 구간을 지정해주는 신호가 발생되는 것으로, 제2카운터(5)가 변환기(1)에서 발생된 제2변환신호(F2)를 제1카운터(3)와 같이 카운팅하지만 카운팅하는 시간은 제10도 (c)(j)(p)에서와 같이 (c)파형의 한 주기정도 늦게 카운팅을 시작하나 비교기(7)의 출력에 따라 제2제어신호발생기(6)에서 발생되는 제3제어신호(SET2)에 의해 가변동작주파수(Fosc)에 대해 기준주파수(Fref)의 체배할 만큼의 F2의 펄스를 카운팅하도록 제어한다.

제9도는 제1도의 제2카운터(5)의 일실시예의 구체회로도로서, 제9도중 FF21-FF2N은 플립플롭, F2는 제1도의 변환기(1), 즉 제2도에서 발생된 제2변환신호입력단이고, SET2는 제1도의 제2제어신호발생기(6) 즉, 제7도에서 얻어진 제2카운터(5) 초기치 설정 제3제어신호입력단이다. 즉 제10도에서 살펴보면 (p)가 SET2의 신호이고, (r),(s),(u),(v),(w)파형이 제9도의 각 플립플롭(FF21-FF2N)의 출력단

의 출력 파형이며, 곧 Out20-OUT2NC로 OJt2N은 Out4(W)에 대응된다. 따라서 제9도의 제2카운터(5) 일실시예를 제10도의 (p)-(w)파형의 예시도와 같이 구체적으로 설명하면, 제2카운터(5)는 제2변환단(F2)의 신호를 클럭으로 입력하여 제3제어신호단(SET2)의 신호 한주기 구간동안 카운팅을 하는데, 상기 제2제어신호발생기(6)에서는 제1제어신호단(SET1)의 제1,2변환신호단(F1, F2)의 입력 제1,2변환신호에 의한 래치지연에 의해 SET1이 발생후 제2변환신호단(F2)의 펄스가 1개 지난후 제3제어신호단(SET2)의 펄스가 발생되며, 또한 제3제어신호단(SET2)의 펄스가 발생되면 제2카운터(5)가 리세트된 다음부터 제2변환신호단(F2)의 입력펄스를 카운트하여 제10도 (p),(r),(s),(v),(w)와 같이 제9도의 Out21,, Out22....Out2N로 각 플립플롭(FF21-FF2N)의 반전 출력단

으로 출력되어진다.

이때, 제3제어신호단(SET2)의 입력신호의 한 주기 구간동안 제2변환신호단(F2)의 신호가 카운팅되어 비교기(7)에 입력되면 제6도의 제산 및 래치회로(4)에 래치된 펄스의 갯수(Nb)와 비교기(7)에서 상호 비교한다. 이때 제1도의 비교기(7)는 제산 및 래치회로(4)의 출력 펄스갯수(Nb)와 제2카운터(5)의 출력이 같을때마다 "하이"가 출력(fm')되어 제1도의 게이트회로(8)에 입력되는데, 비교기(7)의 출력(fm') 펄스의 발생빈도는 예를 들어 가변동작수(Fosc)가 4MHZ이고, 기준주파수(Fref)가 9KHZ인 경우 기준주파수(Fref)의 한 주기내에 제2변환신호단(F2)(Fosc)의 펄스갯수는 500개(Fosc/Fref)가 된다. 즉, 제1제어신호단(SET1)이 "로우"인동안 제1카운터(3)가 리세트되어 제2변환신호단(F2)의 펄스가 카운트하지 않으므로 제2변환신호단(F2)의 펄스 1개가 손실되며, 상기 제1제어신호단(SET1)의 입력신호에 의해 다시 리세트되기전에 EN신호가 발생되어 상기 제1카운터(3)의 출력값(Na)을 제산 및 래치회로(4)에 래치출력으로 내보내므로 제1제어신호단(SET1)이 "로우"되기 바로 직전의 제2변환신호단(F2)의 펄스도 카운터에 들어가지 않는다.

따라서 상기 제1제어신호발생기(2)에 의해 발생된 제1제어신호(SET1)를 인버터(NT)에서 반전하여 노아게이트(NOT)를 통해 체배용 펄스(fm)를 발생하는데, 이는 가변동작주파수(Fosc=F2)를 제1,2카운터(3,5)에서 500에 대해 2개펄스를 잃은 카운팅의 시작하는 시점에서 발생하고, 체배 선택외부 제어신호단자(T3)를 통해 입력되는 체배 선택에 따라 상기 제1카운터(3)의 출력을 제산 및 래치신호(4)에서 체배되어 래치한다. 상기 제산 및 래치회로(4)의 래치출력은 상기표 1에서 α=1인 경우 498이고, α=2인 경우 249가 발생된다. 그리고 제2카운터(5)는 상기 제1제어신호(SET1)에 의해 제1제어신호발생기(2)에서 발생된 제3제어신호(SET1)에 의해 제2변환신호(F2)를 카운팅한다. 상기 제산 및 래치회로(4)의 출력과 제2카운터(5)의 출력이 모두 498이면 기준주파수(Fref)에 대해 게이트회로(8)를 통해 체배가 되지않은 체배펄스(fm)가 같은 주기로 발생되지만, 상기 제산 및 래치회로(4)에 2체배가 되도록 체배제어신호를 인가하여 249가 발생했을 경우 다음 주기에서 동작주파수(Fosc)와 같은 주파수의 제2변환신호(F2)를 카운터(5)에서 카운트하여 249에 도달할때 상기 제산 및 래치회로(4)와 제2카운터(5)의 출력을 비교기(7)에서 비교하여 같으면 fm'펄스가 발생된다.

즉 제10도의 (j)파형의 기준주파수의 T2구간내에서 (Y)파형의 결과를 보면 시작시점에서 게이트회로(8)를 통해 fm가 발생되고, 비교기(7)의 출력(fm')인 (x)파형을 보면 게이트회로(8)를 통해 다음 fm2가 발생된다. 이어서 비교기(7)의 출력 fm'에 의해 제2제어신호발생기(6)는 리세트되어 제3제어신호(SET2)가 발생되므로 제2카운터(5)가 다시 카운트를 하여 253번째부터 다시 카운트를 시작한다. 따라서 값이 249가 되려면 253번째부터 205번째 펄스가 되는 순간이므로 500번째가 되면 기준주파수(FreF)의 한 주기가 지나므로 제1제어신호(SET1)가 발생하여 상기 동작이 반복된다.

따라서,

Fm=α, Fref가 성립되므로 α의 조정에 따라 원하는대로 체배가 이루어짐을 알 수 있다.

상기 동작에 의해 상기식이 성립되어 기준주파수(Fref)에 대해 체배 제어값(α)에 따라 원하는 체배(fm)가 되어 발생된 결과는 제10도의 (X)(Y)의 파형의 결과처럼 출력된다. 즉, 따라서 Fosc≫Fref가 되어 있는 상태에서 체배동작은 상기 Fosc를 변환기(1)를 통한 주파수는 같지만 위상만 다른 제1,2변환신호(F1, F2)로 변환하여 기준주파수(Fref)에 대해 제1카운터(3)의 카운팅 제1제어신호(SET1)를 발생하고, 상기 제2카운터(5)의 카운팅 제3제어신호(SET2)를 상기 제1제어신호발생기(2)의 제어신호와 상기 제2변환신호(F1, F2)에 의해 발생하면 상기 SET1에 의해 제1카운터(3)는 상기 제2변환신호(F2)를 카운팅하고, SET2에 의해 제2카운터(5)는 상기 제2변환신호(F2)를 카운팅한다.

상기 제1카운터(5)의 출력을 외부 체배선택에 따라 상기 동작주파수(Fosc)의 펄스를 체배할 만큼으로 나누어 상기 제1제어신호발생기(2)의 제2제어신호(EN)에 의해 저장(래치)된다. 이때 제2카운터(5)는 제2제어신호발생기(6)에서 발생되는 제3제어신호(SET2)에 의해 상기 제2변환신호(F2)를 카운트하여 비교기(7)에서 제산 및 래치회로(4)의 출력과 비교한다. 상기 비교기(7)의 비교에 의해 같을때 제2제어신호발생기(6)를 제어하여 제2카운터(5)를 다시 리세팅하여 제2변환신호(F2)를 재카운팅하므로 한 기준주파수 구간내에서 제2체배라면 제2카운터(5)는 제1카운터(3)보다 1번 더 세팅되며, 상기 카운팅에 의해 발생된 펄스가 게이트회로(8)를 통해 출력되면 기준주파수 2체배가 된다. 그리고 기준주파수내에서 동작주파수(Fosc)가 변할시 기준주파수(Fref)가 변하지 않는 상태에서 가변된 주파수의 펄스는 제1카운터(3)에서 다시 카운팅하여 원하는 체배로 나누어진다.

이때 단지 펄스갯수만 달라지며 동작은 같게 되며, 이를 제2카운터(5)의 출력과 비교기(7)에서 비교하여 상기한 방법과 같은 체배동작이 일어난다. 즉, 본 발명은 종래 방법처럼 기준주파수를 소정 체배조건에 맞춰 직접 체배하는 것이 아니라, 기준주파수보다 높은 동작주파수를 이용하여 체배하므로 동작주파수가 변화되더라도 정확한 체배에는 영향을 미치지 않는다. 이유는 일단 카운팅한 값을 설정된 원하는 체배제어 값으로 나누어 저장한후 비교하여 체배되므로 정확한 체배동작이 이루어지며, 상기 동작주파수 변환시 펄스의 한두개의 손실이 있지만, 이는 동작주파수가 수십MHZ이므로 기준 주파수에 비해 거의 무시할 수 있다. 상술한 바와같이 큰 시스템내에서 동작되는 작은 시스템이나 칩에서의 입·출력신호를 외부신호에 따라 타이밍을 맞추고 균등하게 카운트하여 나누어 분할된 때마다 입·출력을 해야할 필요시 체배에 다른 타이밍 인터플레이션(Interpoiation)을 할수 있으므로 동작주파수 변동과 무관하게 기준주파수를 체배하여 입·출력을 오동작없이 조절할 수 있는 이점이 있다.

Claims

시스템의 주파수 체배기에 있어서, 상기 시스템의 가변되는 동작주파수를 받아 주기가 같고 서로 겹치지 않으며 위상이 반전되어 변환된 두개의 제1,2변환신호를 출력하는 변환기(1)와, 상기 변환기(1)의 출력을 받아 체배하고자 하는 기준주파수신호에 대해 초기치 설정 제1,2제어신호(SET1,EN)를 발생하는 제1제어발생기(2)와, 상기 변환기(1)의 제2변환신호를 받아 제1제어신호발생기(2)에서 발생되는 초기치설정 제1제어신호(SET1)에 의해 기준주파수 주기내에 상기 동작주파수를 카운트하는 제1카운터(3)와, 상기 제1카운터(3)의 카운팅된 값을 체배 선택외부 제어신호에 의해 원하는 체배값으로 나누어 상기 제1제어신호발생기(2)에서 발생되는 제2제어신호(EN)에 의해 래치시키는 제산 및 래치회로(4)와, 상기 제1제어신호발생기(2)의 제1제어신호(SET1)와 상기 변환기(1)에의 출력을 받아 카운팅 제어용 제3제어신호(SET3)발생하는 제2제어신호발생기(6)와, 상기 제2제어신호발생기(6)의 제3제어신호(SET3)에 의해 상기 변환기(1)의 제2변환신호를 받아 카운팅하는 제2카운터(5)와, 상기 래치된 제산 및 래치회로(4)의 출력과 제2카운터(5)에서 출력되는 값을 비교하여 같을때 체배에 따른 펄스(Fm')를 발생하며 이 신호에 의해 상기 제2제어신호발생기(6)에 입력하여 제2카운터(5)를 제어하도록 하는 비교기(7)와, 상기 제1제어신호발생기(2)의 제1제어신호(SET1)와 상기 비교기(7)출력(Fm')에 의해 상기 기준주파수의 체배된 주파수를 발생하는 게이트회로(8)로 구성됨을 특징으로 하는 가변주파수 체배기.
제1항에 있어서, 상기 변환기(1)는 상기 가변동작주파수 입력단(Fosc)과 연결되고 노아게이트(NO1, NO2), 반전게이트(N1-N11)를 플립플롭으로 구성되어 상기 노아게이트(NO1)에 노아게이트(NO2)의 출력으로부터 반전게이트(N10)를 지나 반전게이트(N2-N4)결과를 입력시켜 제1변환신호(F1)가 얻어지며, 상기 노아게이트(NO2)의 입력에 동작주파수(Fosc)의 반전출력(N1)과 노아게이트(NO1)의 출력으로부터 반전게이트(N5)의 출력을 반전게이트(N7-N9)를 통해 입력시켜 제2변환신호(F2)를 얻어 상호 주기가 같고 겹치지 않는 출력을 얻어내도록 구성됨을 특징으로 하는 가변주파수 체배기.
제1항에 있어서, 제1제어발생기(2)는 상기 체배하고자 하는 기준주파수(Fref)와 상기 변환기(1)의 제1,2변환신호(F1, F2)를 래치회로(L1-L5)와 앤드게이트(AN1)로 입력하여 상기 각단의 출력을 래치시켜 상기 래치회로(L1-L4)의 각 출력의 반전게이트(N21-N23)에 의한 변환으로 앤드게이트(AN1)에서 상기 제2제어신호(EN)를 발생하고, 상기 래치회로(L5)에서 제1제어신호(SET1)를 발생하도록 구성됨을 특징으로 하는 가변주파수 체배기.
제1항에 있어서, 제산 및 래치회로(4)는 상기 체배 선택외부 제어신호(CT1-CT2)따라 멀티플렉셔(MUX1-MUX2)를 통해 입력되는 상기 제1카운터(3)의 출력을 멀티클렉셔(MUX1-MUXNC)에서 나누어 상기 제1제어신호발생기(2)의 제2제어신호(EN)에 의해 상기 제산된 값을 래치되도록 구성됨을 특징으로 하는 가변주파수 체배기.
제1항에 있어서, 제2제어발생기(60)는 상기 제1제어신호발생기(2)의 제1제어신호(SET1)의 반전출력(SET1)과 상기 비교기(7)의 비교출력(Fm')신호를 노아게이트(NO31)에 입력하여 상기 제1,2변환신호(F1, F2)에 따라 래치회로(L31, L32)래치하고, 반전게이트(N31, N32)에서 변환시켜 상기 제2카운터(5)의 초기치 설정용 제3제어신호(SET2)를 얻도록 구성됨을 특징으로 하는 가변주파수 체배기.