SU744569A1 - Умножитель частоты - Google Patents

Умножитель частоты Download PDF

Info

Publication number
SU744569A1
SU744569A1 SU772462447A SU2462447A SU744569A1 SU 744569 A1 SU744569 A1 SU 744569A1 SU 772462447 A SU772462447 A SU 772462447A SU 2462447 A SU2462447 A SU 2462447A SU 744569 A1 SU744569 A1 SU 744569A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
multiplier
integrator
pulses
Prior art date
Application number
SU772462447A
Other languages
English (en)
Inventor
Валерий Петрович Галас
Борис Александрович Староверов
Александр Николаевич Ширяев
Original Assignee
Ивановский энергетический институт им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ивановский энергетический институт им.В.И.Ленина filed Critical Ивановский энергетический институт им.В.И.Ленина
Priority to SU772462447A priority Critical patent/SU744569A1/ru
Application granted granted Critical
Publication of SU744569A1 publication Critical patent/SU744569A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) УМНОЖИТЕЛЬ ЧАСТОТЫ
1
Изобретение относитс  к автоматике и вы числительной технике и может быть использовано в устройствах, требуюидах повышени  частоты электрических сигналов.
Известно устройство дл  умножени  частот, содержащее триггеры, элементы И, генератор управл емой частоты, делитель частоты, п-разр дные суммирующие и вьрштающие счетчики, осуществл ющие преобразование входной частоты умножител  в цифровой код 1 .
Однако преобразование частоты в Щ1фровой код сопровождаетс  погрешностью, пропорциональной величине дискретности сигнала, заполн ющего п-разр дные вычитающие счетчики. Поэтому, обеспечива  дальнейшее расширение частотного диапазона и повышенное быстродействие , такой умножитель отличаетс  недостаточной точностью умножени , а также cJioxdioCTbto технической реализации.
Наиболее близким техническим решением к предлагаемому изобретению  вл етс  умножитель частоты, содержащий управл емый генератор , делитель частоты, выход которого соединен с первым входам первого элемента И и.
через элемент задержки, с первым входом первого триггера, первый выход которого подI ключей ко второму входу первого и первому входу второго элементов И, второй выход пер; вого триггера подключен к первым входам третьего и четвертого элементов И, второй вход первого триггера через второй элемент задержки соединен со входом устройства и вторым входом третьего элемента И, выходы первого и третьего элементов И подключены, со10 ответственно, к первому и второму входам эторого триггера, выходы которого подйлючены , соответственно, ко вторым входам второго и четвертого элементов И, выход которого подключен к первому входу интегратора, вы15 ход которого подключен ко входу )пправл емого генератора, выход которого соедане  с выходом змиожител  и в 4одом делител  частоты 2.
Недостатком умножител   вл етс  низка 
20 точность и ограниченный диапазон коэффшщен-. тов умножени .
Цель изобретени  - повышение точности и расширение диапазона умножени .
Цель изобретени  достигаетс  тем, что умножитель содержит первый и второй элементы НЕ, п тый и шестой элементы И и одновибратор , вход которого подключен ко входу умножител , выход - к первому входу п того элемента И и,через первый элемент НЕ, к первому входу шестого элемента И, вьисод которого подключен к первому входу интегратора, второй вход которого подключен к выходу п того элемента И, второй вход которого подключен к выходу второго элемента И и входу второго элемента НЕ, выход которого подключен ко второму входу шестого элемента И.
На фиг, 1 представлена блок-схема умножител  частоты; на фиг. 2 - направленный граф; на фиг. 3 - временна  диаграмма работы эле ТйШтб5Гу1Й}Шаггёл Г Г
Умножитель частоты содержит делитель 1 частоты, выходом соединенный с первым входом элемента 2 И и, через элемент задержки 3 с первым входом триггера 4, второй вход которого св зан через элемент 5 задержки с вхо дом умножител  и первым входом элемента 6 И. Первый вькод тржтера 4 подключа  к ; вторым входам элементов 2 и 7 И, а второй
..вмход - ко вторым входам элементов 6 и 8 И. Выходы элементов 2 и 6 И подключены к входам триггера 9, первым выходом соеди . венного с первым входом элемента 7 И, а вторым выходом - с первым входом элемента 8 И. Выход элемента-7 И подключен ко второму входу элемента 10 И, и через инвертор 11, к второму входу элемента 12 И.
Первый вход элемента 12 И через инвертор 13 св зан с первым входом элемента 10 И и выходом. одновибратора 14, вход которого подключен к входу умножител . При этом, выход элемента 10 И соединен с пр мым входом интегратора 15, а выходы элементов 8 и 12 И св заны с инверсным входом интегратора 15, выход которого подключен к входу управл емого генератора 16. Выход генератора 16 соединен с входом делител  1 частоты.
Умножитель частоты работает следующим образом.
В исходном состо нии на первых выходах триггеров 4 и 9 присутствуют нулевые потент циалы. Эти состо ни  триггеров принимают за нулевые, а состо ние, когда нулевые потенциалы присутствуют на вторых выходах эттис триггеров, принимают за единичные. На направленном графе (фиг. 2) эти состо ни  обозначены через 1 и О и показаны в кружках, а стрелками обозначены переходы из одного состо ни  в другое под действием :отдельных импульсов А или Б. Общее состо ние схемы, когда оба триггера в нулевых состо ни х, обозначено цифрой 17. В этом состо нии на элемент бис выхода триггера 4 подаетс  сигнал запрета , поэтому импульс А входной частоты не Пропускаетс  на вход триггера 9. Этот импульс через промежуток времени t, сформированный элементом 5 задержки, переключает триггер 4 в единичное состо ние. На направленном графе это соответствует переходу из состо ни  17 в состо ние 18. В этом состо 1ши с выхода тригтера 4 подаетс  сигнал запрета наэлемент 2 И, позтому импульс Б частоты обратной св зи не проходит через элемент 2 И на вход триггера 9. Однако, через промежуток времени t, сформированный элементом задержки 3, он измен ет состо ние триггера 4 (переход из состо ни  18 в 17 на направленном графе), подготавлива  Запрет импульсу А на прохождение через элемент 6 И. Таким образом, чередование входных А и обратной св зи Б импульсов приводит к переключению триггера 4, состо ние триггера 9 при этом не мен етс . Приход подр д двух импульсов (например входных) приводит к такому состо нию, когда в момент по влени  входного импульса А на одаом из входов элемента 6 И, на другом присутствует разрешающий потенгщал. В этом случае триггер 9 переключаетс  в еданичное состо ние. Это соответствует переходу из состо ни  18 в 19.
Величина широтно-импульсного сигнала с выхода триггера 4, когда он переходит из состо ни  17 в состо ние 18 и обратно, а также из состо ни  19 в состо ние 20 и обратно, пропорциональна фаговому рассогласованию частот Аи Б. Триггер 9 переключаетс  с приходом подр д двух одноименных импульсов, т. е. с изменением знака фазового рассогласовани . Таким образом, триггер 4 определ ет величину, а триггер 9 вы вл ет знак фазового рассогласовани .

Claims (2)

  1. В установившемс  режиме широтно-импульсш .гй сигнал с выхода триггера 4 подаетс  с помощью элемента 7 И на вход элемента 10 И, где суммируетс  с посто нным по длительности сигналом одновибратора 14, который запускаетс  каждым импульсом А входной частоты. Кроме того, инверти{)ованныеШиротво-импульсный иодновибратора сигналы суммируютс  элементом 12 И. Суммарные сигналы с выхода элементов 10 И и 12 И подаютс  на пр мой и инверсный входы интегратора 15 соответственно . Сложение этих сигналов по сн етс  временной диаграммой (фиг. 3), где цифралш обозначены сигналы с выходов соответствующих элементов блок-сх.емы, показанной на фиг. 1. На первом з астке диаграммы длительность широтно-импульсного сигнала 7 несколько больше длительности импульсов одновибратора 14 и на пр мой вход интегратора 15 подаютс  узкие импульсы 10. При суммировании инвертированных широт о-импульсного 11 и одновибратора 13 сигналов на инверсный вход mnrer5 .7 ротора подаетс  нулевой сигнал 12. С выхода интегратора 15 снимаетс  посто нное напр жение , при котором управл емый генератор генерирует импульсы с частотой faxl ГЯ6 fftx частота входных импульсов, N - коэффициент делени  делител  1 частоты. Как видно из диаграммы (фиг. 3), величина фазового рассогласовани  импульсов А и Б в установившемс  режиме равна длительности импульсов одновибратора . При увеличении, по каким-либо причинам , величины фазового рассогласовани  импульсов А и Б увеличиваетс  длительность импульсов 10 на пр мом входе интегратора 15, а уменьшение рассогласовани  приводит к исчезновению импульсов 10 и по влению импульсов 12 (П участок временной диаграммы фиг. 3) на инверсном входе интегратора. Следовательно, выходное напр жение интегратора и частота управл емого генератора 16 измен ютс  в необходимую сторону до тех пор, пока величина фазового рассогласовани  не станет равной длительности импульсов одновибратора 14., При резком изменении входной частоты измен етс  знак фазового рассогласовани , и на инверсный вход интегратора 15 подаетс  широтно-импульсный сигнал с выхода элемента 8 И, измен   в необходимую сторону напр жение интегратора и частоту управл емого генератора. Благодар  этому, в схеме умножител  исключаетс  режим биений и устран етс  опрокидывание регулировани . Исключение цепи тактовани  из схемы известного устройства дл  умножени  частот и введение одновибратора и дополнительных логических элементов И поз вол ет в установившемс  режиме работы умножител  значительно уменьшить длительность импульсов, поступающих на интегратор 15, что обеспечивает уменьшение пульсации выходаого напр жени  интегратора и увеличение равномерности выходной частоты умножител  (точность умножени ). При этом (в противоположность известному), на вход триггера 4 поступают две последовательности импульсов с фазовым сдвигом, по времени равным длительности импульсов одновибратора, что значительно больше величины €. Это обеспечивает нормальную работу умножител , а именно исключает одновременный приход импульсов на вход триггера 4 при значительных внешних возмущени х, вызывающих фазовый сдвиг поступающих после довательностей импульсов. Из временных диаграмм на фиг. 3 видно, что длительность входных импульсов интегратора 15 не зависит от времени Г, а определ етс  в установившемс  режиме только величиной утечки напр жени  на интеграторе. Ввиду того, что в предпагаемом умножителе утечка напр жени  интегратора не должна обеспечивать расход (списывание) напр жени  интегратора, накопленного за врем  Т, как это делаетс  в известном, то, конструктивно , интегратор может выполн тьс  с величиной утечки напр жени  на пор док меньшей , чем в противопоставл емом устройстве, что улучшает точность умножени . Исключение цепи тактовани  устран ет также зону нечувствительности в замкнутом контуре регулировани  схемы умножител . Благодар  этому, понижение входной частоты умножител  не приводит к искажению фазового . положени  импульса входного сигнала и увеличению неравномерности выходной частоты. Устойчивость умножител  в этом случае увели«шваетс . Таким образом, исключение из схемы умножител  цепи тактовани  и введение новых элементов - одновибратора, инверторов и дополнительных элементо в И позвол ет повысить точность и расширить диапазон коэффициентов умножени  умножител . Сравнительные испытани  данного устройства с известным устройством показали, что введение йовых элементов Дает возможность обеспечить мгновенную точность умножени  частоты не хуже 0,01% в даапазоне изменени  коэффициентов умножени  от 20 до 1000. Формула изобретени  Умножитель частоты, содержащий управл емый генератор, делитель частоты, выход которого соединен с первым входом первого элемента И и, через элемент задержки, с первым входом первого триггера, первый выход котороге подключен ко второму входу первого и первому входу второго элементов И, второй выход первого триггера подключен к первым входам третьего и четвертого элементов И, второй вход первого триггера через второй элемент задержки соедашен со входом устройства и вторым входом третьего элемента И, выходы первого и третьего элементов И подключены, соответственно, к первому и второму рходйм второго триггера, выходы которого подключеиы , соответственно, ко вторым входам второго и четвертого элементов И, выход которого подключен к первому входу интегратора, выход которого подключен ко входу управл емого генератора , выход которого соединен с выходом Умножител  и входом делител  частоты, о т л и ч а ю щи и с   тем, что, с целью повышени  точности и расширени  диапазона умноженин умножител , он содержит первый н второй элементы НЕ, п тый и шестой элементы И рдновибратор, вход которого подключен ко входу умножител , выход - к первому входу п того элемента И и, через первый элемент НЕ, к первому входу шестого элемента И, выход которого подключен к первому входу интегратора , второй вход которого подключен к выходу п того элемента И, второй вход которого подключен к выходу второго элемента И и входу второго элемента НЕ, выход которого подключен-КО второму входу шестого элемента И,
    Ф«-г. /
    Й7и.г. 2
    ши,э. 5 445698 Источники информации, прин тые во внимание при экспертнзе 1.Авторское свидетельство СССР №404085, кл. G 08 F 7/39, 1973.
  2. 2.Авторское свидетельство СССР по за вке N«2183038, кл. G 06 F 7/39, 20Л0.75.
SU772462447A 1977-03-16 1977-03-16 Умножитель частоты SU744569A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772462447A SU744569A1 (ru) 1977-03-16 1977-03-16 Умножитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772462447A SU744569A1 (ru) 1977-03-16 1977-03-16 Умножитель частоты

Publications (1)

Publication Number Publication Date
SU744569A1 true SU744569A1 (ru) 1980-06-30

Family

ID=20699439

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772462447A SU744569A1 (ru) 1977-03-16 1977-03-16 Умножитель частоты

Country Status (1)

Country Link
SU (1) SU744569A1 (ru)

Similar Documents

Publication Publication Date Title
US4409564A (en) Pulse delay compensation for frequency synthesizer
SU744569A1 (ru) Умножитель частоты
SU577527A1 (ru) Устройство дл умножени частот
SU951588A1 (ru) Цифровое фазосдвигающее устройство
SU1171759A1 (ru) Устройство дл регулировани расхода
SU1385228A1 (ru) Умножитель частоты
SU790099A1 (ru) Цифровой умножитель частоты следовани импульсов
SU702527A1 (ru) Счетчик
SU622070A1 (ru) Цифровой генератор функций
SU855934A1 (ru) Широкополосный умножитель частоты следовани импульсов
SU790181A1 (ru) Цифровой умножитель частоты
SU497591A1 (ru) Дискретное устройство дл последовательного усреднени
SU1525880A1 (ru) Устройство формировани сигналов
SU1269159A1 (ru) Генератор функций
SU1115048A1 (ru) Умножитель частоты
SU1167736A1 (ru) Преобразователь код-частота
SU819968A1 (ru) Делитель частоты следовани импульсовС дРОбНыМ КОэффициЕНТОМ дЕлЕНи
SU1429316A1 (ru) Умножитель частоты следовани импульсов
SU868769A1 (ru) Цифровой линейный экстрапол тор
SU1387178A1 (ru) Генератор случайного процесса
SU604002A1 (ru) Частотно-импульсное вычиттающее устройство
SU1256170A1 (ru) Формирователь синусоидального сигнала
SU1298831A1 (ru) Умножитель частоты следовани импульсов
SU987622A1 (ru) Умножитель частоты
SU982002A1 (ru) Множительно-делительное устройство