SU1652933A1 - Цифровой вольтметр среднеквадратического значени переменного напр жени - Google Patents
Цифровой вольтметр среднеквадратического значени переменного напр жени Download PDFInfo
- Publication number
- SU1652933A1 SU1652933A1 SU884421115A SU4421115A SU1652933A1 SU 1652933 A1 SU1652933 A1 SU 1652933A1 SU 884421115 A SU884421115 A SU 884421115A SU 4421115 A SU4421115 A SU 4421115A SU 1652933 A1 SU1652933 A1 SU 1652933A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- register
- inputs
- analog
- Prior art date
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Изобретение относитс к электроизмерительной технике и может быть использовано дл измерени среднеквадратического значени переменного напр жени . Цель изобретени - повышение точности измерени , достигаетс тем, что в устройство, содержащее аналоговый коммутатор 1, аналого-цифровой преобразователь 2,вычислительное 3, блок 4 индикации и блок 5 управлени , дополнительно введены дифференциальный операционный усилитель 6, источник 7 опорного напр жени и цифроа- налоговый преобразователь 8 с соответствующими св з ми. Повышение точности измерени позвол ет улучшить контроль качества производства и распределени электроэнергии . 3 ил.
Description
сриг,1
Изобретение относитс к измерительной технике и может быть использовано дл измерени сседнекоадрагического значени переменного напр жени и в качестве базового устройства в фазочувстви- тельных вольтметрах, коррел ционных измерительных устройстпх, преобразовател х мощности по лощени , измерителе добротности, i операторах стандартных сиг- н,,,1ов
Целью изобретение вл етс повышение точности измерени
Ч | фиг 1 прпдс1Г.г.1лена схема цифрового вольтметра; на фиг 2 - схема вычислительного блока, на Фиг 3 - схема блокт управлени .
Ц/}Фовой волюметр среднекиадпти- неского значени переменного напр жени ссдержиг аналогсмьм коммутатор 1, после- дооателЬ|Ю соединенные аналою циг| ро- впй преобразователь 2 сьнислчтольнь и 3 и блок 4 индикации, а также блг,к b управлени аналоговый сумматор 6, источ- гчк 7 опорного напр жени и цис) роачало- i ОБПЙ преоирззова rtr ь 8.
Вход блока 5 подключен ч первому информационному влоцу аналого- вого коммутатора 1 и входному зажину оольтмет} а Пераьп .второй третий выходы блока 5 фавлг.нил соединены соответственно с , чрапл ющими входами аналоговJ- го коммутатора i, аналого-цифровою преобразовател 2 и вычислите ного бло- v 3 Первый, пторсй и третий входы аналогового сумматора 6 подключены СООПСТГУГ емко к выходам аналогового г of- мутгпорз 1( источника 7 опорного напр жени и цифроэналогопого преобразовател 8, информационный вход которого соединен с выходом вычислительного блока 3 Выхог; аналогового сумматора 6 п.щключен к информационному входу аналою цифровою преобразовател 2, четвертый М1ход блока 5 управление соединен г вторым управл ющим г.ходом аналоговою коммутатора 1 третий информационный вход которого подключен к земл ной шине, выход источника 7 опорного напр жени по/;1лючеч У чтоглму информационному в « оду П илогоього коммутатора 1 и ьхсдам аналого-цифрового 2 и nucj рог1111 -oronom 3 преобразователем Кроме тогг ьчисли- тнльчий блок 3 содержит суммам р г- жнюль 10 кодов, первый 11 и ьгорои 12 селекторы, первый 13, второй 14, т ретин 15, ргпертмй 16 и п тый 17 регистры, первый 18 второй 19 и третий 20 посто нные запоминающие блоки, блок 21 извлечени квад- |)атного корн и инвертор 22, причем первый, третий и четвертый входы
сумматора 9 подключены соответственно к первому входу вычислительного блока 3 и первому выходу первого селектора 11, к второму выходу РЫЧИСЛГТСЛЬНОГО блока 3. выходу первого регистра 13 выходам второго регистра 14 и второго посто нного запоминающею блока 19, а также н выходу третье- ю 1, выход сумматора 9 соединен г вторым выходом первого селектора 11,
0 входом второго регистра 14 и первым входом умножител 10 кодов, агорой вход которого подключен к выходам пррвого 18 и третьего 20 посто нных запоминающих бпоков первому выходу второго селектора
5 12, а выход умножител 10 кодов - к входам первого 11 и второго 12 селекторов и перво- 1 о регистра 13 второй пыход второю селектора 12 соединен с входом третьего регистра 15, последовательно соединенны0 м 1 четвертым регистром 16 и первым посто нным запоминающим блоком 18, а также погледоваючьно соединенными п тым ре- i нстром 17 и блоком 21 извлечени квадратного корн , выход которого вл етс
Ь перпым выходом вычислительного блока 3. Кроме того управл ющие входы сумматора °, умножител 10, - первого и второго селекторов .1 и 12, первых четырех регистров 13 16 посто нных запоминающих блоков
0 18-20, а так-ч е вход инвертора 22 выход i-оторого подключен к управл ющему входу п того регистра 17, вл ютс соответсгвую- дими управл ющими входами вычислительно г блока 3
ГЬлок 5 упр ленг содержит триг гер 23
Шмитта D триггер 24, счетный 25, i p 1РЦСПЫИ генератор 6, первый 27 и второй 28 счетчики, решстр 29, поррый 30 и торой 31 логинесчис олемеч. ы 2И, первый
U 3° и второй 33 ЧТОМРНТЫ задержки, первый А и вторе 1 3е) f с.иифроюпч, элемонт2ИЛИ .элег-ент 2И НЕ 37, посто нный запоми- нзющии блок 38, первую 39. вторую 40 и i| егью 41 дифференцирующие цепи
5Sxo/; блока 5 управлени через триггер
23 Шмитта подклю ен к первому входу первого элемент,, 2И 30 и D-входу D триггера 21 инверсный выход которого соединен с вторым входом первого элемента 2И 30. а
0 по пход синхронизации - с выходом квар- цв /jru (сн-фагора 26, входами первого счетчика 27 второго элемента 33 задержки пго }ыми ч хода ми эпементов 2ИЛИ 36 и 21/1- г 37, вторим адресным осто нно5 го запог пнающ г о бпока 38 и входом синхронизации счетного т риг г ера 25,выход г четного триггера 25 соединен с третьим адресным иродом посто нного запоминающего finci-a 38, выход второго элег ентэ 33 задер i r и подключен к вторым входам элементов 2ИЛИ 36 и 2И-НЕ 37, выходы которых соединены с входами второго элемента 2И 31, выход которого подключен к первому входу посто нного запоминающего блока 38, выход первого элемента 2И 30 соеди- нен с управл ющим входом регистра 29 и через первый элемент 32 задержки - с входами установки О первого 27 и второго 28 счетчиков, выходы которых подключены соответственно к входам первого дешифратора 34 и регистра 29, а также к входу второго дешифратора 35, выходы которых соединены соответственно с четвертым , п тым, шестым, седьмым и восьмым адресными входами посто нного запоминающего блока 38, первый, второй и третий выходы которого подключены через дифференцирующие цепи 39-41 к соответствующим выходам блока 5 управлени , перва и втора группа выходов которого подключены соответственно к группе выходов регистра 29 и посто нного запоминающего блока 38.
Цифровой вольтметр среднеквадрати- ческого значени переменного напр же- ни работает следующим образом.
Блок 5 управлени выдел ет период колебаний входного сигнала, определ ющий очередные интервалы измерени , и осуществл ет равномерную по времени дискрети- зацию входного сигнала.
В каждом из этих интервалов измерени на вход аналого-цифрового преобразовател 2 подаетс напр жение, равное, сумме значени Uj входного напр жени в текущий момент времени (т.е. в j-м шаге дискретизации), подключаемого к входу аналогового сумматора б аналоговым коммутатором 1, опорного напр жени Uon с выхода источника 7 опорного напр жени и напр жени Uoc обратной св зи с выхода цифроанало- гового преобразовател 8, причем Uoc пр мо пропорционально значению Uj-i входного напр жени в предыдущем шаге Q-1)дискретизации.
Затем вычислительный блок 3 при помощи соответствующих управл ющих сигналов осуществл ет обработку полученных кодов от аналого-цифрового преобразовател 2 с целью получени действующего зна- чени напр жени входного сигнала.
Блок 4 индикации обеспечивает выдачу результата на соответствующее табло.
Кроме того, блок 5 управлени выдел ет два интервала TKI и Тк2 дл коррекции по- грешностей измерени предлагаемого цифрового вольтметра, подключа на выход аналогового коммутатора 1 соответственно нулевое напр жение от земл ной шины и опорное напр жение от источника 7, и преобразует их, как и в случае входного сигнала (см. и иже).
Блок 5 управлени работает следующим образом.
Триггер Шмитта 23, D-триггер 24 и логический элемент 2И 30 выдел ет период колебаний входного сигнала, формиру в начале каждого текущего периода импульс, синхронизированный с импульсом опорной последовательности с выхода генератора 26. Этот импульс своим передним фронтом производит перенос кода из счетчика 27 в регистр 29, а через врем , определ емое элементом 32 задержки, установку счетчика 27 в О. В течение текущего периода Tj счетчик 27 подсчитывает число импульсов опорной частоты следовани f0 с выхода кварцевого генератора 26
,.(1)
код которого в начале следующего периода Tj-и переноситс в регистр 29, после чего становитс адресным дл третьего посто нного запоминающего блока 20 вычислительного блока 3, где по адресу N TJ записан
код числа 2/N TJ
Элемент 33 задержки, логические элементы 2ИЛИ 36, 2И-НЕ 37, 2И 31 и счетный триггер 25 формируют младшие разр ды адресных входов обращени к посто нному запоминающему блоку 38 блока 5 управлени , в котором зашита таблица управл ющих сигналов дл аналогового коммутатора 1, аналого-цифрового преобразовател 2 и вычислительного блока 3. При этом старшие разр ды адресных входов посто нного запоминающего блока 38 представл ют собой соответственно выход дешифратора 34, на котором по вл етс логический О при нулевом состо нии разр дных выходов счетчика 27, и выходы дешифратора 35, на которых формируютс интервалы TKI и Ткз коррекции погрешностей предлагаемого цифрового вольтметра и управление дл первых точек дискретизации периодов, следующих после TKI и Тк2.
Дифференцирующие цепи 39-41 формируют короткие импульсы на соответствующих управл ющих выходах.
Из фиг. 3 видно, что каждый интервал t| дискретизации входного сигнала представл ет собой два периода опорной частоты f0 или один период работы младшего разр да счетчика 27 и состоит из четырех тактов Г|, Г2, гз, r/j. В течение каждого из четырех тактов два раза осуществл етс обращение к посто нному запоминающему блоку 38 блока 5 управлени .
Вычислительный блок 3 работает следующим образом.
3 течение первого такта ri очередного интервала дискретизации tj входного сигнала ГФОИЗЕОДИТСЯ преобразование аналого- цифровым преобразователем 2 напр жени с рихода аналогового сумматора 6, разного сумме значени Uj входного напр жени в J-м интервале дискретизации, опорного на- пр 1 жени Uon с выходп источника 7 и напр жени Uoc обратной св зи с выхода цифроаналогоо ко преобразовател 8, которое прлмо пропорционально значению Uj-1 входного напр жени в ()M интервале дискретизации,код NJ-Iкоторого поступает на вход цифроаналогоно о преобразовател 8 с выхода первого регистра 13 вычислительного блокч. Ззтем полученный код г: выхода анаг.с го-цифрового прообр зо иотпп 2 пои помощи сумматора 9 су мм и pve -о с кодлми NJ-I с выхода регистра 13 (/-U -iir Кдцп ,пр 1чем клцп расчетное тчачснио коэффициенту преобрпзотмип ЛНЭУО о-цпФрспого преобразовагет 2 с ii лодов второго посто нного запоминающею блока 19 ч вычитаетс код корректи- г/, ЮЩРЙ величины с выходов грртььго рогисф 15.
В iVOpOKl ;ЯКТЗ VI ОДЫ С f.bSXG
дои с мматсмл ° и первого посто нного за- поминающи .) устройства 10, в котором зашиш зпаюний корректирующего коэффициента записываютс по входные регистры умножител 10 кодов, гдо перемножаютс , после Ч зт результат фиксиру- OICH i3 выходном регистре умножител 10, а л-пем переписываетс в первый регистр 13 и в начало третьего гакга гз через сслекго- (Ч 1 12 - во оход1|Ые регистры умно-1 .пол 10.
В гечен и третьего такта гз произво- М1тс перемножени , г.е возредэниз в коадрат, кэ/,а. Резулыаг с выхода умножи
ел.ч 10 чг.рез сслокшр 11 подаетс на вход сумма юра 9, па другой вход которого с вы хо.чо второго ренютра 1-1 поступает код рано.5 liOKOti юнной суммы кодов ксадр.пов мгновенных значений напр жени входного сигнала. Результат суммировани запи- (М;ваотсг1 и ииходном регистре сумматора 9, поен с1 ч ;го переносите: во торой регистр 14
Четвертый такт Г4 использу ге только LI начале текущего г риода входгр о сигнала , т е. ь персом интервале дискр .эции.
При июм по и сдные pet , мпожи- re. ifl 1C кодов апписыиаютс коды с выходов сумматора П(омеспо записи результата сум- г inpCiJSHnq no торой регистр 14) м третьего остз ннего зэг .о инающето блока 20. По .е зтиго результа перемнсжени перепоо
5
0
0
5
O
ситс через селектор 12 в п тый регистр 17, затем при помощи блока 21 извлечение кврдрттпого корн получают код средне- квадратического значени напр жени входного сигнала, которое высвечиваетс на табло блока 4 индикации.
Величина коррекции А вводитс дл коррекции систематической аддитивной погрешности от смещени нуп аналоговых узлов цифрового вольтметра.
Периодически через определенное число периодов входного сигнала счетчик 28 блока 5 управлени устанавливаетс в состо ние , определ ющее интервал TKI нахождени А при помощи дешифратора 35. который обеспечивает формирование уп- равл ющих сигголов посто нным запоминающим блоком 38 дл подключени на ьы/од анапогогого коммутатора 1 нулевого уровн напр жени . Кроме того, обеспечивает сирое в О первого 13, третьего 15 и четвертою 16 регистров вычислительного блока 3 (в первом такте ri) Последний определ ет выдачу на выходе первого посто нного запоминающего блока 18 состо ний логической 1. R остальном в течение TKI вычислители ныи блок 3 работает, как описано дч т о периода 11, только во втором г; не производитс запись результата ппрем г;,к«ни ь i сг.пый регистр 13 а в трг-тьем шкт тз отсутствуют запись но входные pel истры умножител 10 и умножение кодов. По завершении интервала TKI дешифратор 35 выдел ет ишервал - первую точку диск р-л изации след7ющего периода , ь течение которого Г1рпизподитс .oiav наюпломопсумгин н.ччюю2/М в случпе программы дл Г, - на 2/NT.) ,i т;п-игь результата в третий регистр 15 oi u.3)
Таким образом, в peincipe 15 с учетом услэидиенич случайных погрешностей при предположение посто нства за Тки систематических пог|,ел|ностей, что обычно име- ег место в (Г,пыюсги, сформируетс код величины:
Лч-ГАдк ( иэ„ --ЛЦАП(КЦЛМ +ЛКЦАП ) 4
+ Аоу - Д ЦАП J ( К лцп + Л К дцп ) - Нэп К дщ, Лдк Ь А дцп -Ь Азу - А ЦАП х
л( К ,Лп -i- А К ц/.г, ) ( К дцп + А К АЦП ) +
+ и„, АКдцп,(2)
причем ЛАК. Ацлм лип, ОУ напр жение смещени пул соответственно аналоговою коммутатора 1, цифроэналоговогс преобразовагел 8, аналого-цифрового преобразовател 2, аналогового сумматора 6;
КЦАП - расчетное значение коэффициента преобразовани цифроаналогочого преобразовател 8;
Л Кцлп и Д Кдцп - магические и к/юнени реальных знамений кооффнциен- i08 преобразорзни соответственно цифроаналогового 8 и аналого-цифрового преобразователей от расчетных
Полученное значениеАк а дальнейшем используетс в программе выполн емой вычислительным блоком 3, и хранитс третьем регистре 15 до следующего интервала ее определени .
Корректирующий коэффициент Ккор вводитс дл коррекции погрешности отклонени от расчетного значени клффи циента преобразогани цифроанзлсгового преобразовател 8 Периодически, ка и в случае Ты, счетчиком 2 и еилп1 раторомГ рыдезл стс итервап Тк определени К/ )р в течение ю орого на пчход аналогового коммутатора 1 подключаетс напо жгние Don с выхода источника 7, а четвертый регистр 16 устанап/.ивг-етс о состо 1 ие логи ческой 1.
При этом на вы оде первого посто нно го запоминаю цегс блока 18 по юл етс код Uo-r Кдцп1 который в конце г.ерпого такта Г пс реписыиаетс п первнй регистр 13, т четьертыи регистр 1C гб; сываетс в О .
В остальном работа вычислительного блока 3 пнало ична сличаю TKL По занрршо нии дешифратор 35 блока 5 упражнени выдел ет интервал первой точки дискр ти ззч,ии следующего периоде, и течение которого производитс умножение кода из рторого о°гистра 14 на число 2/N Гк-2 и запись результата в четвертый регистр 16 дл обращени к первому посто нному запоминающему блоку 18 где записаны соответствующие коды Ккср В результате к концу интервала, выделенного на выходе дешифратора 35 блока 5 управлени , в регистре 16 сформируетс код величины
Мкср - Uon + ЛАК Unn ( UOP К л цп -( + А ЦАП ) ( к ЦАП Л К цдп ) - ЛОУ + ААЦ
х С К АЦП + АК дцп - Unn К дцр fiJor К I I1/( л ЦЛП ч,0,
- Лк - Uon К f цп ( 1 - - ) (3;
ЦЛп К цлп
По адресу в посто нном запоминающем блоке 18 записано значение oppt ,- тпрующего коэффициента
Ккор (НДКцЛП/Кцлп)(4)
Введение в цифровой вольтметр кор- ректируюи|их вепичин А и ККор в процессе преобразовани входного сигнала на
0
roKVbu м г/ тнтеовале дискретизации с смостно с введением отрпц тельчой
Г чра м v лЛ С ЦИ (фСЛНаЛОГОгЗЫМ Г.рОО
счзг .толем 8 предыдущего резу тишл .ззгпани и flj6asKn опорною напр жени приводит к работе аналого циф- ровогс преобразовател 2 прчк тески в
ОКрПСгНО«,1 Л ОДНОЙ ТО 1КИ Uon ± U; -U, l|
тс позпол е: значи.ельноуточнигьрезультат преобразовани входного сигнача.
N, - {| Uj -I Адг + Uon - ( NJ - 1 ДАЦП ) t v Кцдл 4-AKj.n ) + АОу + АЛЦП х
-- К АЦПч
0
: ( К л цп
Л 1 1/
+ AKj.n / -v, + AKAun) + Nj. ,
U, -KAqn+CUj-Ujл rv т
- Al Ккорwj .ч АЦ| I
., v . к ап ./-и х К Л-п + ( Uj
- 1 - Uon
Ох
-Uj - 1 ) КАЦПх
А К лип ,.,,АК;цАП А К цлп
Х к п--и -КАип-у--ТГЦА-
|,,А К цдп А К дцп
- Ц - 1 К ,,---Г7-
ЦАП к АЦП
(5)
ГДР Л Кщдп отклонение коэффициента преобоазованич цифроаналогового претб- разосзтелп 8 в J-M интеррчле дискретизации у мтыпающре как мутътипликатвную dorprujHC Tb так и погрешность от нелинейности
При -ком дл периодического входного сипыла относительна пш реичюсть измерени гоеднекпздрат1,ческого значени нэ- пр жесил составит
IЙ1
KJHAfl
,
К АЦП
АК
АЦП
,/2 к ЦАП
5
0
5
(6)
Введение аналогового сумматора 6, источника 7 опорного напр жени и цифроа- налоговогс преобразовател 8 обеспечивает работу аналого-цифрового преобразовател 2 в окрестност х одной то11ки ( Uon ± I Uj -U; ij), следствием ег вл етс практически полное исключение систематической составл ющей аддитивной погрешности устройства и значительное снижение погрешностей от изменени коэффициентов преобразовани преобразователей 2 и 8 при введении корректирующих поправок ДкиКкор программы вычислени среднеквадратического значени напр жени вычислительным блоком 3
Claims (1)
- Увеличение точности измерени сред- некоадратического значени переменного напр гг ни промышленной сети в цифровом ю. метре по сравнению с прототипом приводит к улучшению контрол за качеством производства и распределени элект- ооэнергии з следовательно, ее рациональному использованию в случае использовани цифрового вольтметра в энергосистемах промышленной сети, Формула изобретени Цифровой вольтметр среднеквадрати- чсского значени переменного напр жени , содержащий аналоговый коммутатор, последовательно соединенные аналого- цифровой преобразователь, вычислительный блок и блок индикации, а также блок управлени , охсд которого подключен к первому информационному входу аналогового коммутатора и входному зажиму вольтметра , а первый, второй и третий выходы блока управлени соединены соответствен но с управл ющими вхчдамм аналогового комм/та- торэ, аналого-цифргвого пресЬраюпэтел и гычислтельного блока, о т л и ч з ю щ и и с л тем, ч го, с целью повышени точности измерени , в него введены аналоговый сум- м т ор, источник опорного напр жени и цифроималоговыйпреобразователь, причем ппррый, агорой и третий входы аналогового сумматора подключены соответственно к вы- одам аналогового коммутатора, источника спорного .пр жени и цифроаналогового прообразоваг4л , информационный вход которого гоединен с выходом вычислительного блока, выход аналогового сумматора подклю - .зн к информационному входу ана- лою-цифрового преобразовател , четвертый пмход блока управлени соединен с пторым управл ющим входом аналогового коммутатора, третий информационный вход которого подключен к земл ной шине, выход источника опорного напр жени подключен к второму информационному входу аналогового коммутатора и входам аналого- цифрового и цифро-аналогового преобразовател , кроме того, вычислительный блок содержит суммагср, умножитель кодов, первый и вюрой селекторы, с первого по п тый регистры, первый, второй и третий посто нные запоминающие блоки, блок извлечени квпдратного корн и инвертор, причем первый,второй,третий и четвертый входы сумматора подключены соответственно к первому входу вычислительного блока и первому выходу первого селектора, пгорому гыходу вычислительно1 о блока и виходу первого регистра, выходам второго регистра и второгс посто нного упоминающего блока, а также к выходу третьего регистра , выход сумматора соединен с вторым выходом первого с«;лектора, входом второго регистра и первым входом умножител кодов , второй вход которого подключен к выходам первого и третьего посто нныхзапоминающих блоков и первому выходу второго селектора, а выход умножител кодов - к входам первого и второго селекторов и первого регистра, второй выход второгоселектора соединен с входом третьего регистра , с последовательно соединенными четвертым регистром и первым посто нным запоминающим блоком, а также последовательно соединенными п тым регистром и0 блоком извлечени квадратного корн , выход которого вл етс первым выходом вы- числительного блока, кроме того, управл ющие входы сумматора, умножител , селекторов, первых четырех регистров,5 посто нных запоминающих блоков, а также вход инвертора, выход которого подключен к управл ющему входу п того регистра, вл ютс соответствующими управл ющими входами вычислительного блока, кроме то0 го, блок управлени содержит триггер Шмитг , D-триггер, счетный триггер, кварцевый генератор, первый и второй счетчики, регистр, первый и второй логические элементы 2И, первый и второй элемент ы задер5 жки.первый и второй дешифраторы, элемент ИЛИ, элемент 2И-НЕ, посто нный запоминающий блок, первую, вторую и третью дифференцирующие цепи, причем вход блока управлени через триггер Шмит0 та подключен к первому входу первого элемента 2И и D-ьходу D-триггера, инверсный выход которою соединен с вторым входом пг-рвого элемента 2И, а его ьход синхронизации - с выходом кварцевого генератора,5 входами первого счетчика, второго элемента задержки, первыми входами элементов ИЛИ и И-НЕ вторым адресным входом посто нною запоминающего блока и входом синхронизации счетного триггера, вы0 ход которого соединен с третьим адресным входом посто нного запоминающего блока, выход второго элемента задержки подключен к вторым входам элементов ИЛИ и 2И- НЕ, выходы которых соединены с входами5 второго элемента 2И, выход которого подключен к первому адресному входу посто нного запоминающего блока, пыход первого элемента 2И соединен с управл ющим входом регистра и через первый элемент задер0 жки - с вводами установки в нулевое состо ние первого и второго счетчиков, выходы которых подключены соответственно к входам первого дешифратора и регистра, а также к входу второго дешифратора, выходы5 первого и второго дешифраторов соответственно - с четвертым-восьмым адресными входами посто нного запоминающего блока , первый, второй и третий выходы которого подключены через дифференцирующие цепи к соответствующим выходам блока управлени , перва и втора группы выходов группам выходов регистра и посто нного которого подключены соответственно к запоминающего блока.О КФиг 2МЖЬ-ЗЖ Ш.цо к 6л. 2кбл.7 5л. 1 %бл.1Фигз
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884421115A SU1652933A1 (ru) | 1988-05-04 | 1988-05-04 | Цифровой вольтметр среднеквадратического значени переменного напр жени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884421115A SU1652933A1 (ru) | 1988-05-04 | 1988-05-04 | Цифровой вольтметр среднеквадратического значени переменного напр жени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1652933A1 true SU1652933A1 (ru) | 1991-05-30 |
Family
ID=21373202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884421115A SU1652933A1 (ru) | 1988-05-04 | 1988-05-04 | Цифровой вольтметр среднеквадратического значени переменного напр жени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1652933A1 (ru) |
-
1988
- 1988-05-04 SU SU884421115A patent/SU1652933A1/ru active
Non-Patent Citations (1)
Title |
---|
Смел ков В.В. Цифрова измерительна аппаратура инфранизких частот. - М : Энерги . 1975, с.62, рис. 2.7. Горлач А. А., Минц М.Я., Чинков В.Н. Цифрова обработка сигналов в измерительной технике. - Киев, Техника, 1985, с.59, рис. 13. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4388611A (en) | Electricity billing meter having unique A/D conversion system | |
EP0394206B1 (en) | A method and an arrangement for accurate digital determination of the time or phase position of a signal pulse train | |
SU1652933A1 (ru) | Цифровой вольтметр среднеквадратического значени переменного напр жени | |
SU1691772A1 (ru) | Способ определени разности фаз | |
SU993162A1 (ru) | Цифровое устройство дл измерени несимметрии напр жений | |
SU1728857A2 (ru) | Многоканальное измерительное устройство | |
SU1117592A1 (ru) | Устройство дл контрол метрологических характеристик средств измерений | |
SU1128381A1 (ru) | Устройство контрол аналого-цифровых преобразователей | |
SU1108367A1 (ru) | Измерительный орган среднего по модулю значени переменного напр жени стабилизатора дискретного действи | |
SU565391A1 (ru) | Цифровой стробоскопический преобразователь | |
SU1237987A1 (ru) | Анализатор спектра | |
SU1667219A1 (ru) | Цифровой трехфазный генератор | |
SU960843A1 (ru) | Устройство дл определени энтропии | |
SU1547061A1 (ru) | Преобразователь напр жени в код | |
SU842894A1 (ru) | Преобразователь угла поворота валаВ КОд | |
SU1211879A1 (ru) | Устройство измерени характеристики преобразовани высокоточных и быстродействующих аналого-цифровых преобразователей | |
SU423066A1 (ru) | Цифровой корреляционный фазометр | |
RU2037267C1 (ru) | Аналого-цифровой преобразователь | |
SU1298679A1 (ru) | Цифровой анализатор спектра | |
SU1118933A1 (ru) | Цифровой фазовый детектор | |
SU1661998A1 (ru) | След щий аналого-цифровой преобразователь | |
SU957184A1 (ru) | Калибратор параметров качества трехфазной цепи | |
RU2027303C1 (ru) | Функциональный преобразователь аналог - код | |
RU2349029C1 (ru) | Способ проверки многоотсчетных преобразователей временных интервалов в код | |
SU1638653A1 (ru) | Электронный измеритель мощности и энергии |