00
со
09 О9
И 1 Изобретение относитс к измерительной технике и может быть испол зовано дл измерени фазового сдвиг сигналов в широком динамическом и частотном диапазоне. Известен измеритель сдвига фаз электрических сигналов, содержащий два ключа, соединенных с входом и выходом формировател сигнала орт гональрого опорному, выходы ключей соединены с интеграторами, подключенными к вычислителю, соединенному с регистратором Однако известное устройство имее большую погрешность измерени фазов сдвигов за счет использовани анало говых интеграторов и вычислител . Известен также цифровой фазовый детектор, содержащий ограничитель, подключенный к первым входам перво и второго логических элементов, пер вый и второй измерительные счетчики соединенные с цифровым процессором блок пам ти, последовательно соеднненные генератор, первый (программный ) и второй (фиксированный) делители частоты и эталонный счетчик , выходы которого соединены с вторыми входами первого и второго логических элементов,.выходы логических элементов соединены соответственно с входами управлени пе вого и второго измерительных счетчиков , другие входы которых подклю чены к выходу первого делител час тоты, входы управлени первого дели тел частоты соединены с блоком па м ти, входы которого подключены к второму делителю частоты С23« Недостатки данного фазового детектора заключаютс в узком диапазоне рабочих частот, ограниченном сверху максимально возможной скорос тью управлени коэффициентом деле- ни первого делител частоты, и низкой точности измерени фазовых сдвигов, обусловленной изменением в широких пределах частоты счетных импульсов, поступающих на счетчики. Цель изобретени - расширение диапазона рабочих частот и повьшение точности измерени фазового сдвига. Указанна цель достигаетс тем, что в цифровой фазовый детектор, J держащий ограничитель, первый и рой логические элементы, первый и втррбй счетчики, цифровой про3 . 2. цёссор, последовательно соединенные Генератор, первый и второй делители частоты и эталонный счетчик, блок пам ти, причем выходы второго делител частоты соединены с блоком пам ти , первые входы первого и второго логических элементов соединены с С ограничителем,- выходы логических элементов соединены соответственно с входами управлени первого и второго счетчиков, выходы которых .подключены к цифровому процессору, введен KOMMytaTop, причем выходы коммутатора соединены с вторыми входами ,первого и второго логических элементов, первые входы коммутатора подключены к эталонному счетчику, а вторые входы - к блоку пам ти, выход генератора импульсов соединен с входами первого и второго счетчиков . Использование коммутатора, управл емого блоком пам ти, позвол ет расширить диапазон рабочих частот и повысить точность измерени , поскольку исключаетс процесс управлени коэффициентом делени первого делител частоты, а частота счетнбк импульсов, поступающих на измерительные счетчики, остаетс посто нной и равной частоте генератора импульсов . На чертеже приведена структурна схема цифрового фазового детектора . Устройство содержит ограничитель 1, соединенньй с первыми входами первого 2 и второго 3 логических элементов , первый 4 и второй 5 счетчики, соединенные с цифровом процессором 6, последовательно соединенные генератор 7, первый 8 и второй 9 делители частоты, эталонный счетчик 10, коммутатор 11, блок пам ти 12. Устройство работает следукщим образом. Ограничитель 1 преобразует входной сигнал известной частоты в пр моугольные импульсы, поступающие на логические элементы 2 и 3 С выхода коммутатора 11 два пр моугольных эталонных колебани известной частоты, равной частоте входного сигнала, перемножаютс в логических элементах 2 и 3 с пр моугольными импульсами входного сигнала, причем первое колебание поступает на логический элемент 2, второе, сдвинутое на 90 относительно первого. на логический элемент 3. Импульсные сигналы с выходов логических элементов 2 и 3 используютс дл управлени режимом работы счетчиков А и 5, которые обеспечивают пвдсчет количества импульсов генератора 7. Количество импульсов, поступивших в счетчики 4 и 5, пропорционально косинусу и синусу измер емого фазово го сдвига. В цифровом процессоре 6 по окончании цикла измерени вычисл етс отношение кодов чисел, накопленных в счетчиках 4 и 5, и -беретс функци арктангенса от этого отношени . Синхронизаци измерений осуществл етс от генератора 7, а анализ смены информации счетчиков производитс процессором 6 по состо нию мпадших разр дов. Поскольку характеристика, в соответствий с которой работает фазовый детектор, не гармоническа , а треугольна , результат вычислени фазового сдвига через арктангенс двух негармонических величин содержит погрешность измерени , максимальна величина которой йревьш1ает 4°, а пе риод повторени знакопеременной зависимости погрешности измерени от фазового сдвига составл ет 90°. Дл уменьшени указанной погрешности измерени сигнал с выхода генератор 7 поступает через первый делитель частоты 8 на второй делитель частоты 9. К выходу второго делител частоты 9 подключен эталонный счетчик 10, который формирует п пар квадратурных эталонных сигналов, сдвинутых относительно друг друга на угол 4 90°/п. При известной длительности време измерени фазового детектора (Т) последнее разбиваетс на h тактов Т., (дл п 2 формируетс 1 причем два такта измерени Т 1 и Т Т|-1- ) . Формирование тактов измерени осуществл етс блоком пам ти 12 пзгг опроса адресов блока пам ти 12 сигн лами с выходов второго делител час тоты 9. Блок пам ти 12 управл ет коммутатором 11, в соответствии с сигналами управлени . Длительность времени измерени Т„ фазового детект ра разбиваетс на такты (Т Tj Tj), в течение которых коммутатором 11 к входам логических элементов 2 и 3 подключаютс соответствующие па ры квадратурных составл ющих эталонного колебани . По окончании первого такта измерели в счетчиках 4 и 5 зафиксированы коды чисел, пропорциональные соответственно косинусу 1 синусу измер емого фазового сдвига f,, значение которого определ етс через арктангенс отношени измеренных величин в цифровом процессоре 6. В течение второго такта измерени Т, коммутатор 11 подключает к логическим элементам 2 и 3 пару квадратурных эталонных Сигналов, сдвинутых относительно эталонньв сигналов в первом такте измерени на угол V 90°/n. По накопленной в счетчиках 4 и 5 информации по окончании второго такта измерени цифровым процессором 6 определ етс измеренный фазовый сдвиг ifx . Таким образом, в каждом последующем такте,измерени коммутатор 11 подключает к логическим элементам 2 и 3 два квадратурных эталонных сигнала, сдвинутых относительно эталонных сигналов предыдущего такта измерени на угол 90 /п, и в цифровом процессоре 6 определ етс измеренный фазовый сдвиг. Результат измерени среднего значени фазового сдвига за врем Т определ етс цифровым процессором 6 по формуле %-() 90 (2) Дл случаев среднее значе иие фазового сдвига равно .-tf U - 1 Cf 2 Таким образом, усредн измерени за п тактов при различных значени х фазовых сдвигов эталонных сигналов, можно уменьшить погрешность измерени фазовых сдвигов обусловленную негармонической характеристикой фазового детектора. Так, в простейшем случае при погрешность измерени уменьшаетс на пор док и составл ет менее 0,5 по сравнению с исходной, В качестве логических элементов 2 и 3 могут примен тьс элементы ИСКЛЮЧАЮЩЕЕ I-fflH, обеспечивающие логическое умножение входных сигна лов. При практической реализации фа- , зового детектора счетчики 4 и 5 могут быть выполнены ввиде реверсивных или в виде суммирующих счетчиков В случае применени реверсивных счет чиков 4 и/5 сигналы с выходов логических элементов 2 и 3 управл ют рережимом счета, т.е. в моменты совпадени пол рностей входных импульсов логических элементов 2 и 3 реверсивн счетчики работают на суммирование, при несовпадении пол рностей входных импульсов логических элементов 2 и 3 - на вычитание. При ис.пользова нии суммирующих счетчиков 4 и 5 . в моменты совпадени пол рностей входных импульсов логических элементов 2 и 3 счетчики 4 и 5 суммируют импульсы, поступающие от генератора .7, при несовпадении пол рностей входных импульсов логических элементов 2 и 3 - не считают. Дл вычис лени фазового сдвига ( в этом случае в цифровом процессоре 6) результаты , полученные за такт измерени в счетчиках 4 и 5 центрируютс , т.е. из этих результатов вычитаютс поправки, равные половине известного количества импульсов генератора 7 за измерительньш такт, и беретс функци арктангенса полученных величин. Таким образом, систематические погрешности измерени фазового сдвига известного устройства и предлагаемого цифрового фазового детектора соизмеримы , однако по диапазону рабочих частот и точности измерени (погрешности квантовани ) предлагаемое устройство превосходит известное. Поскольку в прототипе частота квантовани з еньшаетс дискретно в 4 раза в течение периода измер емой частоты от величины 1,024 МГц, тогда погрешность квантовани (погрешность преобразовани интервала времени в количестве импульсов), определ ема выражением , где F - частота измер емого сигнала; кв частота квантовани , подаваема на счетчики 4 и 5, увеличиваетс в 4 раза. В предлагаемом устройстве частота квантовани поступает на счетчики 4 и 5 непосредственно и не измен етс в течение периода измер емой частоты, погрешность квантовани минимальна - и определ етс частотой f Дл расширени диапазона рабочих частот изобретени в сторону верхних частот необходимо увеличить частоту генератора 7. дл обеспечени необходимой точности измерени фазового сдвига согласно (4),