SU1667219A1 - Цифровой трехфазный генератор - Google Patents

Abstract

Изобретение относитс  к радиотехнике и св зи. Цель изобретени  - повышение точности установки фазовых сдвигов. Цифровой трехфазный генератор содержит опорный генератор 1, делитель 2 частоты, счетчики 3 - 5, блок 6 установки кода фазы, мультиплексоры 7 и 8, блок 9 формировани  сдвигов, дешифратор 10, блок 11 установки кодов амплитуд, делитель 12 кодов, блок 13 посто нного запоминани , элемент И 14, регистры 15 - 20 пам ти, буферные регистры 21 - 26, ЦАП 27 - 32 и инвертор 33. Начальна  предустановка счетчика 4 наступает при переполнении счетчика 5, обеспечива  тем самым необходимый сдвиг фазы между группами трехфазных напр жений и токов. При этом точность установки всех фазовых сдвигов не зависит от числа точек дискретизации периода формируемых сигналов. 1 ил.

Description

(Л

С

Изобретение относитс  к радиотехнике, св зи и измерительной технике и может быть использовано дл  контрол  и наладки измерительных преобразователей

Целью изобретени   вл етс  повышение точности установки фазовых сдвигов.

На чертеже представлена структурна  электрическа  схема цифрового трехфазного генератора.

Цифровой трехфазный генератор содержит опорный генератор 1, делитель 2 частоты, первый - третий счетчики 3 - 5, блок 6 установки кода фазы, перво й и второй мультиплексоры 7,8, блок 9 фор, чрсшз- ни  сдвигов, дешифратор 10, блок 11 установки кодов амплитуд делитель 12 кодов , блок 13 посто нного запоминани , элемент И 14, первый - шестой регистры пам ти 15 - 20, первый - шестой буферные регистры 21-26 леовый шестой цифроаналоговые преобоазователи 27 32 и инвертор 33.

Цифровой трехфазный енератог: работает следующим образом.

Опорный генератор 1 выдает непре рывную последовательность тактовых импульсов , частота следовани  которых делитс  делителем 2 частоты. Периодическа  последовательность импульсов с выхода делител  2 частоты поступает на счечний вход первого счетчика 3, коэффициент пересчета которого равен шести.

Импульсы с выхода старшего разр да первого счетчика 3 поступают на счртьые входы второго и третьего счетчико  -1,5 измен   их состо ни  на единицу h начале очередного цикла установки значений ,о- дов. Коэффициент пересчета второго и третьего счетчиков 4,5 равен числу п точек дискретизации синусоиды за период

«-

О

о

,VJ

1к ю

На выходе первого мультиплексора 7 в первые три такта каждого рабочего цикла устанавливаютс  значени  кода с разр дных выходов третьего счетчика 5, а в последующие три такта - значени  с разр дных выходов второго счетчика 4.

При помощи второго мультиплексора 8 и блока 9 формировани  сдвигов из этих двух групп кодов формируютс  адресные коды трехфазных напр жений и токов дл  обращени  к блоку 13 посто нного запоминани . Путем суммировани  текущих значений адресных кодов обращение фазы А вначале с кодом NB во втором и п том тактах каждого рабочего цикла получаютс  адресные коды обращени  фазы В соответственно дл  напр жени  Ов и тока IB. В третьем и шестом тактах суммируютс  адресные коды фазы А с кодом Мс и формируютс  адресные коды фазы С соответственно дл  напр жени  Uc и тока Ic.

В течение каждого рабочего, цикла блок 13 посто нного запоминани  последовательно выдает коды значений UA, UB, Uc, IA, IB, Ic, поступающие на информационный вход делител  12, которы.й делит их на величины , задаваемые блоком 11 установки кодов амплитуд. Последний управл етс  дешифратором 10. С выхода делител  12 последовательно, по сигналам с соответствующих выходов дешифратора 10, информаци  переписываетс  в первый - шестой регистры пам ти 15-20, из которых в начале следующего рабочего цикла информаци  переписываетс  одновременно в первый - шестой буферные регистры 21 - 26. Коды с выходов последних поступают на входы соответственно первого - шестого цифроана- логовых преобразователей 27 - 32.

Начальна  предустановка второго счетчика 4 наступает при переполнении третьего счетчика 5, обеспечива  тем самым необходимый сдвиг фазы между группами трехфазных напр жений и токов.

Точность установки всех фазовых сдвигов не зависит от числа п точек дискретизации периода формируемых сигналов.

Claims (1)

1. Формула изобретени  Цифровой трехфазный генератор, со- держащий последовательно соединенные опорный генератор, делитель частоты, первый счетчик, второй счетчик, первый мультиплексор , блок посто нного запоминани  и делитель кодов, последовательно соединенные дешифратор и блок установки кодов амплитуд, третий счетчик, блок установки кода фазы, блок формировани  сдвигов и первый цифроаналоговый преобразователь , при этом выход блока установки кода фазы соединен с информационным входом второго счетчика, управл ющий вход которого соединен с управл ющим выходом

   третьего счетчика, первый выход первого счетчика соединен с первым входом дешифратора , с вторым входом первого мультиплексора и со счетным входом третьего счетчика, разр дный выход которого соединен с третьем входом первого мультиплексора , второй и третий выходы первого счетчика соединены соответственно с вторым и третьим входами дешифратора и с вторым и третьим входами второго мультиплексора , выход первого мультиплексора соединен с первым входом блока формировани  сдвигов, второй выход первого счетчика соединен с вторым входом блока формировани  сдвигов, выход которого соединен с четвертым входом второго мультиплексора , выход блока установки кодов амплитуд соединен с вторым входом делител  кодов, отличающийс  тем, что, с целью повышени  точности установки фазовых сдвигов, введены второй, третий, четвертый , п тый и шестой цифроаналоговые преобразователи, первый, второй, третий, четвертый, п тый и шестой буферные регистры , элемент И, инвертор и первый, второй , третий, четвертый, п тый и шестой регистры пам ти, информационные входы которых соединены с выходом делител  кодов , первый выход дешифратора соединен с входом инвертора, выход которого соединен с первым входом элемента И, выход делител  частоты соединен с вторым входом элемента И, выход которого соединен с управл ющими входами первого, второго, третьего, четвертого, п того и шестого буферных регистров, второй выход второго мультиплексора соединен с дополнительными входами первого, второго, третьего, четвертого, п того и шестого регистров пам ти , управл ющие входы которых соединены с соответствующими выходами дешифратора, выходы первого, второго, третьего, четвертого, п того и шестого регистров пам ти соединены с информационными входами соответственно первого,

   второго, третьего, четвертого, п того и шестого буферных регистров, выходы первого, второго, третьего, четвертого, п того и шестого буферных регистров соединены с информационными входами соответственно

   первого, второго, третьего, четвертого, п того и шестого цифроаналоговых преобразователей , выходы которых  вл ютс  выходами цифрового трехфазного генератора ,

   den