SU1283804A1

SU1283804A1 - Синусно-косинусный преобразователь

Info

Publication number: SU1283804A1
Application number: SU853862452A
Authority: SU
Inventors: Владилен Федорович Белов; Вилен Григорьевич Домрачев; Игорь Николаевич Мазов; Борис Семенович Мейко; Александр Николаевич Щавелкин
Original assignee: Предприятие П/Я А-7638; Московский Лесотехнический Институт; Войсковая часть 67947
Priority date: 1985-02-28
Filing date: 1985-02-28
Publication date: 1987-01-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в устройствах преобразовани информации. Цель изобретени упрощение и првьппение разрешающей способности.преобразовани . Преобразователь содержит два переключател , регистр кода аргумента, селектор октанта, два преобразовател пр мого кода в дополнительный, два блока посто нной пам ти, два умножающих дифроаналоговых преобразовател , выходной коммутирующий блок. Селектор содержит трехразр дный блок слежени с единицей и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. За счет инвертировани преобразуемого напр жени , изменени кодов с пр мого на дополнительный и переключени выходных каналов формируютс синусна и косинусна зависимости на полном периоде изменени аргумента при хранеш и в блоках посто нной пам ти ординат синуса и косинуса в пределах первого октанта 1. ил. сл

Description

1чЭ

00 00 00

ш

t1283804

Изобретение относитс к вычислительной технике и может быть испель- зовано в устройствах преобразовани информации.

Цель изобретени - упрощение и повышение разрешающей способности преобразовани .

На чертеже схематически представен преобразователь.

Преобразователь содержит первый 1 и второй 2 переключатели, регистр 3 кода аргумента, селектор 4 октанта , первый 5 и второй 6 преобразователи .пр мого кода в дополнительный, первый 7 и второй 8 блоки посто нной пам ти, инвертор 9, первый 10 и второй 1I умножающие цифроанапого- вые преобразователи, выходной коммутирующий блок 12, информационный вход 13, вход 14 преобразуемЬго напр жени , синхронизирующий вход 13, синусный 16 и косинусный 17 выходы. Селектор 4 содержит трехразр дный блок 18 сложени с единицей и элемент 19 ИСКЛЮЧАЮЩЕЕ ИЛИ.

is

20

25

Преобразователь работает следуюим образом,

В первом, четвертом, п том и осьмом октантах блок 7 используетс дл формировани синусной, а блок 8 - дл формировани косинусной заисимости . В остальных октантах они ен ютс рол ми. Это обеспечиваетс выходным коммутирующим блоком 12. Преобразователи 5 и пр мого кода в дополнительный обеспечивают формирование нарастающих участков зависимостей , если код передаетс без изменени , и убывающих участков, если на выходе преобразователей формируетс дополнительный код.

Дополнительный код формируетс на выходе преобразовател 16 в четырех октантах, а на выходе преобразовател 17 - в нечетных октантах. Кроме того, за счет подачи инвертированного или неивертированного напр жений через переключатели 1 и 2 обеспечиваетс требуемое изменение знака синусной и косинусной функций за пол- ньй период изменени аргумента.

Цикл преобразовани начинаетс с записи в регистр 3 очередного значени аргумента. Частота повторени циклов преобразовани лимитируетс временем установлени сигналов на выходах преобраз&ател и задаетс по синхронизирующему входу 15.

s

В таблице приведены значени управл ющих сигналов в зависимости от номера октанта ( кода трех старших разр дов регистра 3),

В таблице римскими цифрами обозначены старшие разр ды регистра 3, Ф1 и Ф2 - управл ющие входы первого 1 и второго 2 переключателей соответственно , К - управл ющий вход выходного переключающего блока, С1 и 02 - управл ющие входы первого 5 и второго 6 преобразователей пр мого кода в дополнительный.

Claims

Формула изобретени

0

5

5

0

СинуСИо-косинусный преобразователь , содержащий регистр кода аргумента , информационный вход которого вл етс входом преобразовател , а вход записи соединен с синхронизирующим входом преобразовател , выходы трех старщих регистра соединены с входами селектора октанта, два умножающих цифроаналоговых преобразовател , ДБЯ блока посто нной пам ти, первый у второй переключа- т ели, отличающийс тем, что, с целью упрощени и повы0 шени разрещающей способности преобразовани , он содержит инвертор, два преобразовател пр мого кода в дополнительный и выходной коммутирующий блок, содержа щй два переключател , при этом селектор октанта содержит трехразр дный блок сложени с единицей и элемент ИСКЛЮЧАКЩЕЕ ИЛИ, входы разр дов трехразр дного блока сложени с единицей вл ютс соот- ветствуюш 1ми входами селектора октанта , группа выходов младших разр дов регистра кода аргумента соединена с информационными входами первого и второго преобразователей пр 5 мого кода в дополнительный, выходы которых соедине1Ш с входами соответствующего блока посто нной пам ти, выходы которых соединены с кодовыми входами первого и второго умножающих

0 цифроаналоговых преобразователей соответственно, выход первого из которых соединен с первым входом первого и вторым входом второго переключателей выходного коммутирукг5 щего блока, а выход второго умножающего цифроаналогового преобразовател - с вторым входом первого и первым входом второго переключателей выходного коммутирующего блока, первый и второй выходы которого вл ютс соответственно синусным и косинусным выходами преобразовател , ин- формацно}1нь й вход преобразовател соединен с первыми входами первого и второго переключателей и через инвертор - с вторыми входами первого и второго переключателей, выход стар шего разр да трехразр дного блока сложени с единицей соединен с управ л ющим входом второго переключател и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом второго разр да регистра кода аргумента, а выход - с управл ющим входом первого переключател , выход третьего разр да регистра кода аргумента соединен с входом разрешени преобразовани первого преобразовател пр мого кода в дополнительный, выходы второго и третьего разр дов трехразр дного блока сложени с единицей соединены с управл ющим входом выходного коммутирующего блока и с входом разре2838044

шени преобразовани второго преобразовател пр мого кода в дополнительный соответственно.

гз