SU1425838A1 - Дельта-модул тор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и технике св зи. Использование изобретени  в системах цифровой обработки случайных процессов позвол ет повысить разрешающую ;способность И расширнть область применени  за счет формировани  выходных сигналов в смешанном.формате. Дельта- модул тор содержит арифметико-логические блоки 3,4, триггер 5, цифроана- логовый преобразователь 6, блок 7 мультиплексировани , буферные регистры 8,9 и блок 11 синхронизации. Благодар  введению аналого-цифрового преобразовател  1, блока 2 оператив- g ной пам ти и группы 10 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ в дельта-модул торе обеспечиваетс  формирование выходных сигналов как в формате импульсно- кодовой модул ции, так и в формате многоуровневой дельта-модул ции. 2 3. п. ф-лы J 3 ил. (Л

Description

ю сд

00

со ас

Изобретение относитс  к вычислительной технике и технике св зи и может быть использовано в системах цифровой обработки стационарных случайных процессов в качестве модул тора дл  цифровых фильтров и коррел торов , работающих в смешанном фор- йате.

Под форматом понимают способ пред фтавлени  величин, подаваемых на йходы устройств цифровой обработки ;;игналов, В смешанном формате работают устройства цифровой обработки фигналов, в частности цифровые фильтры , в которых используютс  разные форматы дл  входного сигнала и импульсной характеристики, или корре- шторы в которых одна из входных беличин представлена при помощи им- рульсно-кодовой модул ции (ИКМ), а втора  в формате многоуровневой дельца-модул ции или дифференциальной импульсно-кодовой модул ции (МДМ или

дикм) и

; Цель изобретени  - повышение раз- |)ешаюш;ей способности и расширение рбласти применени  за счет формиро- рани  вьгходных сигналов в смешанном формате.

; На фиг. 1 приведена функциональна  схема дельта-модул тора; на фиг. 2 и 3 - выполнени  соответственно первого арифметико-логического блока мультиплексировани , .

Дельта-модул тор содержит (фиг.1) .аналого-цифровой преобразователь (AU,n) 1, блок 2 оперативной пам ти первьш и второй арифметико-логические блоки (АЛБ) 3 ,и 4, триггер 5, щ фроаналоговьш преобразователь (ЦАП 6, блок 7 мультиплексировани , первый и второй буферные регистры 8 и 9, группу 10 элементов НЕ и блок 11 синхронизации. На фиг„ 1 обозначены вход 12 АЦП 1, вход 13, первый, вторые и третьи информационные выхода 14-16 и первый и второй тактовые выходы 17 и 18, а также первый - чет вертый выходы 19-22 блока 11 синхронизации . .

АЦП 1 преобразует в код р азность между сигналами на своих информационных входах.

Блок 2 оперативной пам ти служит дл  запоминани  кода с выходов АЦП 1 и при необходимости - инвертировани  знакового .(старшего) разр да этого кода (если этот разр д дл  конкретного АЦП имеет уровни, инверсные по отношению к требуемым). На пербом вьжоде блока 2 получаетс  знаковый с разр д кода, на вторьсх; выходах - значение кода.

Первый АЛБ 3 выполнен (фиг.2) на группе 23 элементов ИСКЛОЧАЩЕЕ ИЛИ, сумматоре 24, элементе ЗАПРЕТ 25 и

0 элементе К 26, На фиг. 2 обозначены управл ющий Г вход 27, первые и вторые информационные входы 28 и 29, первый и второй выходы 30 и 31. Разр дность сумматора 24, п+1, где п5 разр дность выходного кода в формате ИКМ. Старший разр д вторых информационных входов 29 сумматора 24 соединен с источником логического О.

Второй АЛБ 4 имеет аналогичное выQ полнение, но без элементов 25 и 26,

а выходами блока 4  вл ютс  выходы всех разр дов сумматора 24.

Блок 7 мультиплексировани  выполнен (фиг.З) на элементе ИЛИ 32, груп5 пе 33 элементов ЗАПРЕТ, первой и второй группах 34 и 35 элементов И и группе 36 элементов ИЛИ.. На фиг.З обозначены первые-третьи информационные входы 37-39, Первьй и второй управл ющие входы 40 и 41 и вы- ходы 42.

Блок 11 синхронизации формирует . на своих выходах 19-22 сдвинутые последовательности импульсов.

Дельта-модул тор работает следую5 щим образом.

По импульсу с 20 блока 11 АЦП 1 преобразует пазность между входным аналоговыь сигналом U (t) и аппроксимирующим напр жением Ug на выходе ЦАП 6 в код, который записываетс  в блок 2 по импульсу с выхода 21 блока 11,, Блок 2 из выходного кода АЦП 1 формирует на первом выходе сигнал, соответствующий знаку разности входных сигналов АЦП 1, а на вторых выходах - код, соответствующий абсо.лютному значению указанной разности. Первый АЛБ 3 совместно с группой 10 и блоком 11 форми0 рует на выходах последнего кода

абсолютного значени  приращение выходного сигнала, которое одновременно со знаковым разр дом блока 2 фиксируетс  в регистре 8 и триггере 5

5 импульсом с выхода 19 блока 11 синхронизации .

Выходной сигнал триггера 5 и регистра 8 (выходы 14 и 15)  вл етс 

0

0

5

выходным сигналом дельта-модул тора в формате МДМ, а импульс с выхода 19-тактовым выходом указанного формата . По сигналу с выхода 19 в регистре 9 фиксируетс  выходной сигнал устройства в формате ИКМ за предыдущий такт, в результате чего блок 4 из сигналов блоков 5, 8 и 9 вырабатывает выходной сигнал в формате ИКМ текущего такта, который подтверждаетс  импульсом, по вл ющимс  на выходе 22 блока 11 после окончани  суммировани  в блоке 4. Выход 22  вл етс  тактовым выходом формата ИКМ.

Рассмотрим подробно, как происходит работа дельта-модул тора. Вначале рассмотрим его работу в режиме слежени  за входным сигналом ), величина которого не выходит за интервал о, , причем нулевому значению аппроксимирующего напр жени  и соответствует нулевое значение входного кода преобразовател  6, а

номинальному значению UK аппроксимирующего напр жени  соответствует код 5ц -2 -1 на входах преобразовател  .6 разр дностью п. В этом случае в регистре записано соответствующее значение кода S, в регистре В - абсолютное значение М-разр дного приращени  US входного сигнала за предьщуЕ ий период дискретизации, знак которого Eg записан в триггере 5 Из указанных сигналов блок 4 вычисл ет выходной сигнал 84 Sj, + + uSgEj, в формате ИКМ, а ЦАП 6 вырабатывает некоторую величину аппроксимирующего напр жени  U, 0, Цц 1 . По импульсам с выходов 20, а затем

21 блока 11 величина разности напр - жений преобразуетс  блоками 1 и 2 в код, в результате чего на разр дных (вторых) выходах последнего формируетс  М-разр дньй код AS,, соответствующий абсолютному значению , а на знаковом (первом) разр де последнего - сигнал, соответствующий знаку указанной разности Е( sing (Ugy-Ug), причем знаку + соответствует сигнал логического О, а знаку - - сигнал логической 1.

Указанные сигналы поступают на управл ющий и первые входы АЛБ 3, предназначенного дл  определени  принадлежности текущего отсчета входного сигнала интервалу О, Unl. На вторые входы АЛБЗ подаетс код S,аппроксимирующего напр жени  Us. Блок 3 суммирует коды S, и AS, . Если S, + AS, Е, ; О, то на выходе заема (втором выходе) блока 3 по вл етс  сигнал

g логической единицы и, соответ- ствекно, если S, +US, , то на выходе переноса (первом выходе) блока 3 по вл етс  сигнал Up.,. 1. В случае, если 0 S, +Л5,- E,S,

0 блок 3 вырабатывает сигналы . -. Допустим, что в данном периоде дискретизации выполн етс  последнее условие. Тогда выходной код блока 7 равен ДВ) & S, . Но импульсу

5 с выхода 19 блока 11 сигналы Е., и . Д S, записываютс  в триггер 5 и регистр 8 соответственно, а в регистре 9 фиксируетс  соответствующее данному периоду дискретизации значение

0 выходного кода S, в формате ИЮ-. В случае, если E,-&S| О, то соответствующее значение -напр жени  U увеличиваетс , а в случае, если ДВ , Е, , указанное значение уменьшаетс ,

5 чем обеспечиваетс  слежение аппроксимирующего сигнала Ug за входным сигналом UB(t). Таким образом, на выходах 14 и 15 по сигналу с выхода 17 по вл етс  значение сигнала, со0 ответствующего знаковому разр ду и приращению входного сигнала, т.е. формируетс  выходной сигнал в формате МЩ,

Через некоторый интервал времени,

g достаточный дл  выполнени  операции суммировани  в блоке 4, на выходе последнего формируетс  выходной син- нал в формате ИКМ, что подтверждаетс  импульсом, формируемым в этот моQ мент времени на выходе 18.

Допустим, что в некотором К-м интервале дискретизации Ug (t) U,. Тогда на выходе переноса АЛБ 3 по вл етс  сигнал Uo-f 1. В этом случае

при записи в регистр 8 выработанного блоком 2 значени  кода Д Sj происходит переполнение сумматора в АЛБ 4, что в конечном итоге приводит к сбою, или автоколебательному режиму

0 «работы дельта-модул тора. Дл  исключени  переполнени  блока 4 максималь- ное значение, которое может быть записано в регистр 8, равно дополнению Л S. выходного кода блока 4 до номи5 нального S. Такое дополнение формируетс  группой 10 элементов НЕ из выходного кода блока путем инвертировани  М младших разр дов последнего , т.е. максимальное значение допелнени  равно максимальному значению кода на разр дных выходах блока 2 Л та , Блок 7 по сигналу

max переключаетс 

в положение, при

котором на его выход передаетс  выходной сигнал Л5д группы 10,, который и записываетс  в регистр 8, чем обеспечиваетс  отсутствие сбо  в выходном сигнале устройства: выходной сигнал в формате ИКМ равен Sic S, + йВд sign (Ugx -Uj SH, a выходной сигнал в формате МДМ U S U Зд sign (), В дальнейшем работа дельта-модул тора при и g и ц происходит аналогично. В случае , если в следующем периоде дискретизации и блок 3 формирует сигнал Up 0 и работа устройства не отличаетс  от описанной в режиме ележени  за входньм сигналом.

Допустим, что в J-M периоде дис - кретизации 0. Это приводит к тому , что на выходе заема блока 3 формируетс  сигнал Up. 1. Б этом случае запись в регистр 8 выработанного блоком 2 значени  кода также приводит к сбою. Дл  предотвращени  указанного сбо  максимальное значение

J-

Д Sj , которое можно записать в регистр 8 с учетом фиксации знака sign (иву Ug) минус в триггере 5, равно выходному значению кода в формате ИКМ, сформированного сумматором в АЛБ 3. В этом случае блок 7 по сигналу ир 1 переключаетс  в положение, при котором на его выходах формируетс  сигнал Л Si Sj- , который и запиЬываетс  по импульсу на выходе 19 блока 11 в регистры 8 и 9, что с учетом знакового разр да на выходе триггера 5 приводит к формированию нулевого значени  выходного кода блока 4 в формате ИКМ Sj , Sj, +sign (Ugx -Uj Sj -Sj-. + + (-Sj-, ) 0. Ha выходах 14 и 15 при этом формируетс  выходной сжгнал устройства в формате МДМ, равный -S I ,В дальнейшем при Ug, О работа дельта-модул тора происходит аналогично . Если в следующие периоды дискретизации Ug.. О, то сигнчШ Up- 0 и устройство возвращаетс  в режим слежени  за входным сигналом.,

Таким образом, выходной сигнал устройства в формате МДМ соответствует дельта-модул тору с центральным подавлением слабых сигналов i.5j и

0

5

0

равномерным- квантованием, при этом в режиме молчани  на указанном выходе формируетс  последовательность ша- . гов квантовани  входного сигнала s,o.

Сумматор 2i выполн ет операци  суммировани  выходного сигнала дельта- мЪдул тора в формате ИКМ, представленного всегда в пр мом п-разр дном

5

0

5

0

5

коде, с сигналом приращени  входного сигнала с выходов блока 2, представленного в пр мом М-разр дном коде со знаковым разр дом. В группе 23 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ сигнал приращени  преобразуетс  в свое ()- разр дное дополнение (если USjEj iO) или передаетс  группой 23 без изменений на первые информационные входы сумматора 24. Результат суммировани , возникающий в его (п+1)-м разр де, используетс  дл  выработки сигнала переполнени  (при Еj Д S j 0) и сигна- ла заема (при E/ USj-iU).

Таким образом, в дельта-модул то- - ре формирование МДМ последовательности позвол ет при высоком быстродействии повысить разрешающую способность, а одновременное использование последовательностей МДМ и ИКМ обеспечивает использование дельта-модул тора в устройствах цифровой обработки сигналов в смешанном формате. .

Кроме того, дельта-модул тор обладает повышенной достоверностью преобразовани  информации и за счет исключени  возможных сбоев или автоколебаний при несоотвв ствии входного сигнала заданному диапазону изменени . Следует отметить, что простое блокирование сумматора в АЛБ 4 в таких случа х не позвол ет достичь достоверного входного сигнала дельта-модул тором , так как в этом случае невозможно сформировать выходной сиг- , нал в формате МДМ, соответствующий заданному диапазону изменени  входного сигнала.

50

Формула

изо

р е т е н и  .

Claims (3)

1. Дельта-модул тор, содержащий цифроаналоговый преобразователь, триггер, выход которого  вл етс  первым информационным выходом дельта- модул тора, блок мультиплексировани , первый и второй арифметико-логические блоки, первый и второй буферные регистры и блок синхронизации, первый

выход которого подключен к йходам синхронизации буферных регистров, выходы второго арифметико-логического блока соединены с информационными входами второго буферного регистра , отличающийс  тем, что, с целью повышени  точности и расширени  области применени  за счет формировани  выходных сигналов д в смешанном формате, в дельта-модул тор введены блок оперативной пам ти, группа элементов НЕ и аналого-цифровой преобразователь, первый информационный вход . которого  вл етс  входом е дельта-модул тора,выходы аналого-цифрового преобразовател  соединены с информационными входами блока оперативной пам ти, первьш выход которого подключен .к информационному входу 20 триггера и управл ющему входу первого арифметико-логического блока, первый и второй выходы которого соединены с одноименными управл ющими

входами блока мультиплексировани , 25 вторые выходы блока оперативной пам ти подключены к соответствующим первым информационным входам первого арифметико-логического блока и блока мультиплексировани , выходы ко-, торого соединены с информационными |30 входами первого буферного регистра, выходы которого подключены к первым информационным входам второго арифметико-логического блока и  вл ютс  вторыми информационными выходами 35 дельта-модул тора, выходы второго арифметико-логического блока  вл ютс  третьими информационными выходами дельта-модул тора и подключены к вторым информационным входам первого 40 арифметико-логического блока и блока мультиплексировани , входом цифроаналогового преобразовател  и группы элементов НЕ, выходы которых соединены с третьими информахщонными входами 45 блока мультиплексировани , выходы второго буферного регистра соединены с вторыми информационными входами вт орого арифметико-логического блока, управл ющий вход которого подключен 50 к выходу триггера, первый выход блока синхронизации  вл етс  первым тактовым выходом дельта-модул тора и подключен к входу синхронизации триггера, выход цифроаналогового пре- образовател  и второй и третий выходы

блока синхронизации соединены со - ,стветственно с вторым информационней управл ющим входами аналого-цифрового гфеобразовател  и управл ющим входом блока оперативной пам ти, четвертый выход блока синхронизации  вл етс  вторым тактовым выходом дельта-модул тора .

2,Дельта-модул тор по п.1т о т- личающийс  тем, что первый арифметико-логический блок выполнен на сумматоре, элементе ЗАПРЕТ, элементе И и группе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные входы которых  вл ютс  первыми информационными входами блока, выходы группы элементов ИСКЛЮЧАЮЩЕЕ КПК соединены с первыми информационными входами сумматора , вторые инф ормационкые входы которых  вл ютс  одноименными входами блока, вход перекоса сумматора объединен с управл ющим входом группы элементов ИСКПЮЧАЮ1ДЕЕ ИЛИ, запрещающим входом элемента ЗАПРЕТ и первым входом элемента И и  вл етс  управл ющим входом блока, выход старшего разр да сумматора подключен к разрешающему входу элемента ЗАПРЕТ

и второму входу элемента И, выходы которого  вл ютс  соответственно.первым и вторым- выходами блока.

3.Дельта-модул тор по п.1, о т- личающийс  тем, что блок мультиплексировани  выполнен на группах элементов И, группе элементов ИЛИ, группе элементов ЗАПРЕТ и элементе ИЛИ, выход которого соединен

-с запрещающими входами элементов ЗАПРЕТ труппы, разрешающие входы которых и первые входы элементов И первой и второй групп  вл ютс  соответственно первыми-третьими информационными входами блока, первый и второй - входы элементов ИШ объединены с вторыми входами элементов И соответственно второй   первой групп и  вл ютс  соответственно первым   вторым .управл ющими входами блокаj выходы элементов ЗАПРЕТ группы и элементов И первой и второй групп подключены соответственно к первым- третьим входам одноименных элементов ИЛИ группы, выходы которых  вл ютс  выходами блока.

Ф(е.2

Редактор А.Ворович

Составитель О.Ревинский

Трхред Л.Сердгокова Корректор С.Черни

Заказ 4783/55

Тираж 928

ВНИ-ШИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Фиг.д

Подписное