SU439913A1 - Аналого-цифровой преобразователь с коррекцией динамических погрешностей - Google Patents

Description

1

Изобретение отиоеитс  к области электроизмерительной и вычнслительной техники и может быть использовано дл  иреобразоваии  быстропзмеи ющихс  во времени непрерывных сигналов в цифровой код.

Известен аналого-цифровой преобразователь с коррекцией динамических погрешностей , содержащий сравнивающие устройства, преобразователь кода в напр жение, блок контрольных напр жений, схемы суммировани  напр жений, логические схемы, генератор имиульсов и распределитель тактовых импульсов .

Однако в известном устройстве в момент, когда врем  переноса единиц в регистре триггеров разр дов соизмеримо с длительностью такта, не обеспечиваетс  максимально возможное быстродействие, так как в этом случае необходимо учитывать врем , нужное дл  изменени  состо ни  триггеров разр дов регистра основного преобразовател  кода в напр жение при коррекции д1П1амнческих погрешностей .

С целью увеличени  быстродействи  в предлагаемое устройство дополнительно введен преобразователь кода в напр жение, аналоговый выход которого подключен к схеме суммировани  компенсирующих иаир жеипй, а цифровой выход соедииен со входом цифрового сумматора, иа другой вход которого подключен цифровой выход основного преобразовател  кода в напр жение.

Иа фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - диаграмма состо ний компенсирующего напр жени  предлагаемого аналого-цифрового иреобразовател .

Предлагаемый преобразователь осуществл ет преобразование измен ющихс  входных сигналов в п тпразр диый двоичный код.

Устройство работает следующим образом.

Преобразуемый сигиал подаетс  иа входы основного сравнивающего устройства / и двух донолннтельиых сравинвающих устройств 2 и 3.

По сигналу запуска с генератора 4 тактовых Ьмизльсов иачинают поступать импульсы иа распределитель 5 тактовых импульсов, с шин; которого уиравл ющие сигналы в определеиной последовательпости поступают на входы основного иреобразовател  6 кода в иаир жение (ПКИ), дополиптельиого иреобразовател  7 и блока 8 коитрольных напр жепий (БКН). Происходит процесс аиалого-цпфрового поразр дного уравновешивани  измер емого нанр жени  их компенсирующим нанр жеиием Uo,:, равным сумме выходных )1аир же«ийбоц f/до ПКН6 и ПКП7, которое образуетс  иа выходе схемы 9 суммировани  компенсирующих напр жений. При этом на каждом г-ом такте на второй вход дополиите ты1сгго сравнивающего устройства 2 и аналогичного сумматора /О поступает компенсирующее напр жение t/oit{t) и контрольные напр жение (i), а на второй вход сравнивающего устройства 3с аналогового вычитател  11 поступает разность этих напр жений. Основной преобразователь 6 кода в напр жение работает как обычный ПКН в аналого-цифровом преобразователе поразр дного уравновешивани , вырабатыва  иапр жеНИЯ Uo раз;р дов. Блок 8 контрольных напр женпн независимо от работы сравнивающих устройств на каждом такте преобразовани  последовательно выдает контрольное напр жение /к(). Дополнительный преобразователь 7 кода в напр жение вырабатывает компенсацнонное напр жение положительной ил1 отрицательной пол рностп , равное С/ло() U.f, имеютс  .соответствующие команды со сравнивающнх устройств. Процесс уравновешивани  измер емого напр жени  компенсирующим при f/o 5iabc :.{/;,« И к макс быть записан следующим образом f/o.(( A) акс Sa; 2-+2.«iK-2-, ..., l l(2 где U,,(L)LJ.(i)+U.(i-) + 1 прп и..- {i)U«(i)+U,o (/--1)1 О при +1 при I и,- (/) I I f/o (/) + С/до (/- 1) + U.{i)l 0 при Uo(i) +./до((-l) + t/H(n: I ) + f/д (-). Jf/HO. -f/K{OI -1 при (0 | |f/oiM KO + + /До(/-1) -t/b-{0 Здесь a; + 1, когда иа .г-ом такте срабатывает сравнивающее устройство /; дак + 1, когда срабатывают сравнивающие устройства / II 2 и с выхода схемы совпадений 12 поступает сигнал иа сложение Un,(i), шк - 1, когда не срабатывают сравнивающие устройства / и 3, и с выхода инверсной схемы совпадений 13 поступает сигнал на вычитание Uno{i). При преобразовании посто нного напр жени  (фиг. 2) процесс уравновешивани  происходит в обычном аналого-цифровом преобразователе поразр дного уравновешивани . В этом случае работает только преобразователь 6 кода в напр жение, а дополнительный преобразователь 7 не выдает напр жение на схему 9 су.ммнровани .:. В случае кодировани  линейно-измен ющегос  нанр жени  величина и направление компенсирующего наир жени  С/ок измен ютс  (на фиг. 2 показан пунктирными лини ми) таким образом, чтобы можно было следить в процессе преобразовани  за изменением Вхходиого напр жени . При этом работают оба преобразовател  6 и 7 кода в напр жение, а сумма их кодов, образуема  на цифрово.м сумматоре 14, соответствует к концу цикла преобразовател  кодовому эквиваленту преобразующего напр жени . Динамическа  ошибка при этом, равна  разности 6х-(/ .V) - /7ок(), либо полиостью корректируетс  (при малых скорост х изменени  входного сигнала), либо значительно уменьшаетс  (ири больших скорост х изменени  входного ). В нредлагаемол преобразователе не производитс  nepeiioc единиц в регистре триггеров разр дов иреобразовател  6 кода в нацр жение , а следовательно, врем  преобразовани  онре,а,ел етс  выражением r,,n .V(/cp+/,,..,), где .V -число разр дов преобразовател ; / ср-врем , необходимое на проведение операции сравнени ; /К.1-в|)ем , необходимое на переключение комиенсирующего ианр жени  в преобразователе кода в нанр жение. Предмет изобретени  Аиалого-цифровой иреобразователь с коррекцией динамических погрешностей, содержащий сравнивающие устройства, иреобразователь кода в наир женне, блок контрольных наир жений, схемы су.ммировани  напр жений , логические схемы, генератор имиульсов и распределитель тактовых импульсов, отличающийс  тем, что, с целью увеличени  быстродействи , в него дополнительно введен преобразователь кода в нанр жение, аналоговый выход которого подключен к с.хеме суммировани  компенсирующих напр жений, а цифровой выход соединен с входом цифрового сумматора, на другой вход которого подключен цифровой выход основного преобразовател  кода в напр жение.