SU712766A1 - Цифровой измеритель напр жени - Google Patents

Description

1

Изобретение относитс  к цифровой измерительной технике и может быть использовано при ностроении цифровых прнборов, измерительных устройств систем контрол  и регулировани .

Известен цифровой измеритель напр жени , содержащнй источник измер емого напр жени , нреобразователь код-напр жение , два синхронно работающнх переключател , преобразователь нанр женне-код, два регистра н схему сравнени , унравл ющую работой преобразовател  код-напр жение , к которому подключено цифровое отсчетное устройство 1.

Однако в нем возможиы хаотичные нзмененн  отображаемых кодов в следующих друг за другом периодах измерени  напр жени , если величина измер емого нанр жени  близка к границе изменени  эталонных компенсирующих напр жений, и под воздействием номех уровень измер емого напр жени  колеблетс  на велнчину, значительно меньшую дискретности нреобразовател  около граннчного значени  эталонного компенснрующего нанр женн . Неусстойчивость в отображении измер емой величины делает невозможным съем достоверного отсчета из-за хаотичного изменени  состо ни  цифровых индикаторов, в отдельных случа х во всех разр дах кода.

Известен цнфровой измеритель напр же :и , содержащий последовательно включенные генератор, счетчнк (делитель частоты), преобразователь код-напр женне, блок сравнени , первый трпггер и подключенный к его синхронизирующему входу блок управленн , блок ключей на входе счетчика, причем выходы счетчика (делител  частоты ) соедннекы с приемником кодовой информации 2.

Недостаток устройства состоит в том, что возможна неустойчивость в отображении измер емой величины в следующих друг за другом циклах измерени , если величина нзмер емого напр л ени  близка к границе изменени  эталоиного компепспрующего напр женн , и под воздействнем помех уровень измер емого напр женн  колеблетс  около граничного значени  на величину, значительно меньщую дискретности измерител . Этот недостаток затрудн ет съем достоверной информации из-за хаотичного изменени  индикатируемых цифр в приемнике кодовой информацни и может быть устранен только за счет увеличени  временн между двум  цнкламп измерени , т. е. ухудшением быстроде1 |стви .

Цель изобретени  - иолученне устойчнвого отобрал ени  измер емой велнчины при сохранении предельного быстродействи .

Поставленна  цель достигаетс  тем, что в цифровой измеритель наир жеии , содержащий генератор, делитель частоты, преобразователь код-напр жение, блок сравнени  и триггер, вход которого подключен к выходу блока управлени , а выходы делител  соединены приемником кодовой информации , введены дополнительный триггер и логический блок. При этом выход младшего разр да делител  частоты подключен к управл ющему входу дополнительного триггера н к управл ющему входу логического блока, выход блока сравнени  - с синхронизирующим входам дополнительного триггера и приемника кодовой информации, а выход дополшггельного триггера - к управл ющему входу т)11ггера, выход которого соединен с входом логического блока, выходом подключенного к логическому входу преобразовател  код-напр жение; выходы делител  частоты соединены с блоко.м управлени .

Структурна  электрическа  схема устройства приведена на чертеже.

Цифровой измеритель напр лсени  содер-жит генератор 1, делнтель 2 частоты, преобразователь 3 код-напр жение, блок 4 сравнени , триггер 5, блок 6 управлени , приемник 7 кодовой информации, триггер 8, логический блок 9.

С помощью генератора 1, делител  2, па выходах которого создаетс  параллельный код, циклически измен ющийс  от нулевого значени  до максимального, и преобразовател  3 формируетс  эталонное стуиенчато-измен ющеес  напр жение, перекрывающее весь диапазои измененн  входного напр жени  t/iix. Снгиал на выходе блока 4 по витс  в момеит времени, когда эталонное нанр жепне превысит входное, т. е. кодова  комбннаци  сигналов иа выходе делител  2, сформировавща  в этот момент эталонный уровень, и будет кодовым эквивалентом входной велнчины. Сформироваиный сигиал на выходе блока 4 зафиксирует в нрнемнике 7 вызвавшую его кодовую комбинацию .

Одновременно с этим в триггере 8 фиксируетс  зиачеиие младшего разр да кода, существующего на выходе делител  2 в момент сравнени . Перезапись этого значени  из триггера 8 в триггер 5 осуществл етс  сигиалом от блока 6, сформированным из сигналов с выходов делител  частоты. В начале следующего цикла измерени  сигнал с выхода триггера 5 через логический блок 9 проиускает на дополнительный вход преобразовател  3 либо пр мое значение младщего разр да выходного кода делител  2, либо инверсное, обеспечива  при этом введение соответствующей коррекции в характеристику преобразовател  3 с тем, чтобы

увеличить разность между уровнем входного сигнала и предшествующим сравнению Зфовнем эталонного напр жени .

Унравление коррекцией вида характеристики осуществл етс  с помощью логического блока 9 сигналами с выхода триггера 5 и младшего разр да кода на выходе делител  2. После первого сравиеии  характеристика иреобразовател  код-напр жение измен етс  таким образом, чтобы обеспечивалось , несмотр  на малые изменени  напр жени  t/nx, формирование сигнала равенства в этот же момент времени, что и при первом сравнении. Така  коррекци  вида характеристики уже в последующем

цикле преобразовани  дает устойчивое отображение измер емой величины, поэтому возможно повышение частоты измерений (быстродействи ).

Фор м у л а изобретени 

Цифровой измеритель нанр жени , содерл ащий последовательно соединенные генератор , делитель частоты, иреобразователь

код-наир жение, блок сравнени  и триггер , вход которого соединен с выходом блока управлени , выходы делител  частоты соединены с приемником кодовой информации , отличающийс  тем, что, с целью

устойчивого отображени  измер емой велиЧ1П1Ы при сохранении предельного быстродействи , введены дополнительный триггер и логический блок, причем выход младшего разр да делител  частоты подключен к унравл ющему входу донолнительиого триггера и к управл ющему входу логического блока, выход блока сравнени  соединен с синхронизирующими входами дополнительного триггера и приемника кодовой информацин , выход дополнительного триггера подключен к управл ющему входу триггера, выход которого соединен с входом логического блока, выход которого подключен к логическому входу преобразовател  код-

напр жение, выходы делител  частоты соединены с блоком управлени .

Источники информации, ирин тые во внимание при экспертизе 1.- Авторское свидетельство СССР

№ 430325, кл. G 01R 13/02, 1974.

2. Цифровые электроизмерительные приборы . Под редакцией В. М. Шл идина. М., «Энерги , 1972, с. 248-249 (нрототни).

Claims (1)

1. Фор му л а изобретения

   Цифровой измеритель напряжения, содержащий последовательно соединенные генератор, делитель частоты, преобразователь код—напряжение, блок сравнения и триггер, вход которого соединен с выходом блока управления, выходы делителя частоты соединены с приемником кодовой информации, отличающийся тем, что, с целью устойчивого отображения измеряемой величины при сохранении предельного быстродействия, введены дополнительный триггер и логический блок, причем выход младшего разряда делителя частоты подключен к управляющему входу дополнительного триггера и к управляющему входу логического блока, выход блока сравнения соединен с синхронизирующими входами дополнительного триггера и приемника кодовой информации, выход дополнительного триггера подключен к управляющему входу триггера, выход которого соединен с входом логического блока, выход которого подключен к логическому входу преобразователя код— напряжение, выходы делителя частоты соединены с блоком управления.