SU621090A1 - Устройство цифрового задани трехфазного напр жени - Google Patents

Description

(54) УСТРОЙСТВО ЦИФРОВОГО ЗАДАНИЯ ТРЕХФАЗНОГО НАПРЯЖЕНИЯ

Изобретение относитс  к технике преобразовани  цифровой величины в аналоговую , а именно в трехфазное напр женке с формой, близкой к синусоидальному зако ну широтно-импульсной модул ции, « пред назначаетс  дл  использовани  в след ццерегулируемых электроприводах, которые управл ютс  от цифровых вычислительных устройств.

Известны преобразователи цифрового сигнала в трехфазное напр жение с формой , близкой к синусоидальному закону широтно-импульсной модул ции (ШИМ), в которых выходные шины делител  частоты соединены с входом триггерной кольцевой схемы, выходы которой управл ют ключевыми элементами трех блоков получени  синусоидальных сигналов фаз i.

Выходы блоков синусоидальных снгналов соединены с первыми входными шина- мн трех компараторов, вторые входы которых соединены с выходной шиной генератора пилообразного напр жени , управл емого с промежуточнойшины делител  ч.астоты.

Основным недостатком данного устройства  вл етс  наличие весовых сопротивлений во всех звень х, что не позвол ет получить малое потребление энергии и выполнить схему в интегральном исполнении .

Наиболее близким к предлагаемому  вл етс  устройство, в котором выходные шины кольцевого триггериого делител  через весовые сопротивлени  соединены с входами трех линейных усилителей и через диоды с пр мым и инверсным выходами усилител , управл ющего амплитудой эталонных синусоидальных сигналов, выходные шины линейных усилителей поступают на Входные шины трех схем сравнени , вторые входы которых соединены с выходной шиной генератора пилообразного напр жени  2j .

Claims (2)

1. Здесь так же используетс  большое количество весовых сопротивлений, что определ ет сложность их интегрального исполнени , и сравнние синусоидальных сигналов с пилообразным напр жением выполн етс  на схемах, которые имеют иэмен5пощиес  от условий внешней среды уровни срабатывани . Однако дискретный способ преобразованийР в известном устройстве использует с  в сочетании с аналоговым, что не обеспечивает высокой помехозащищенност и надежности. Цель изобретени  - повышение точности , помехозащищенности и надежности, Это достигаетс  тем, что в устройство цифрового задани  трехфазного на-. пр жени , содержащее счетчик импульсов вход которого соединен с шиной стабильной частоты, реверсивный счетчик импульсов , вход которого соединен с шиной задани  частоты выходного напр жени , блок умножени , первый вход которого соединен с входными шинами цифрового задани  величины выходного напр жени , и в логический блок введены три блока сравнени , выходы которых соединены с первым, вторым и третьим входами логического блока соответственно, первые входы первого и второго блоков сравнени  соед1)нены с пр мым и обратным вы дами блока умножени , а первый вход третьего ока сравнени  соединен с ши-i ной цифрового задани  величины выходного напр жени , а вторые входы всех блоков сравнени  соединены с выходом счетчика импульсов, причем выходы мл адших разр дов реверсивного счетчика :сое динены со вторым входом блока умножени , а выходы старшего трехфазного раз р да этого счетчика соединены с четвер| тым, ПЯТЫМ и шестым входами логическ го блока, выходы которого соединены с шинами выходного сигнала. На фиг. 1 приведена структурна  элек трическа  схема предлагаемо устройст ва; на фиг. 2 - временна  диаграмма ег работы. Шина 1 стабильной частоты соединена входом счетчика импульсов 2, выход которого соединен со вторыми входами трех блоков сравнени  3, 4 и 5. Выходы последних; соединены с первым, вторым третьим входами логического блока 6. Шина 7 задани  частоты выходного напр жени  соединена- с входом реверсивного счетчика 8, в котором вьщелены . последовательно соединенные младшие 9 и старший 10 разр дьи Цифровые выходу младших разр дов 9 поступают на второй вход блока умножени  11, первый вход которого соединен с шиной 12 цифрового задани  величины выходного напр жени  Шина 12 соединена также с первым входом блока сравнени  5. Пр мой выход блока умножени  11 соединен с первым входом блока сравнени  3; а обратный выход - с первым входом блока сравнени  4. Выходы старших разр дов 10 соединены с четвертым, п тым и шестым входами логического блока 6, выходы 13, 14 и 15 которого  вл ютс  шинами выходного сигнала. .Счетчик 2, младшие разр ды 9 счетчика 8 и блок умножени  11 выполн ютс  в дес тичном коде. Пусть младшие разр ды 9 счетчика 8 и блок умножени  содержат по две декады. Старший разр д 10 реверсивного счетчика 8 вьшолн етс  с основанием К 6. Устройство работает следующим образом . Счетчик импульсов 2 непрерывно суммирует импульсы стабильной частоты f «COWst . При атом на выходах счетчика 2 по влЕООтс  линейно нарастающие цифровые сигналы, которые при заполнении счетчика сбрасываютс  в исходное нулевое состо ние. Этот процесс проноходит непрерьшно. Импульсы задани  частоты выходного напр жени  поступают на вход реверсивного счетчика 8. При суммировании этих импульсов на выходах младших разр дов 9 по вл ютс  линейно нарастающие цифровые сигналы. При заполнении счетчика младших разр дов 9 и сбросе в исходное состо ние на выходных .1шинах старших разр дов 10 по вл етс  очередна  цифра от О до 5. В блоке 11 осушествл етс  умножение цифровых сигналов с выходов младших разр дов 9 на цифровые сигналы шин 12. При этом на пр мых выходах блока 11 по вл ютс  линейно нарастающие цифровые сиг- налы, а на обратных - линейно спадак щие . В исходном (нулевом) положении младших разр дов 9 счетчика 8 на пр мых выходах блока 11 Выходной сигнал равен нулю, а на обратных имеет максимальное значение. При полном заполнении младших разр дов 9 счетчика 8 значение сигналов на пр мых и обратных выходах блока 11 измен етс  на противоположное исходному состо нию счетчика . Результат умножени  сигналов, соответствующих полному заполнению младших разр дов 9 счетчика 8, на значение сигналов на шинах 12 непосредственно снимаетс  с шин 12, таккак полное заполнение младших разр дов 9 счетчика 8 соответствует умножению входных сигналов на 100 или сдвигу сигналов шин 12 на две декады. На фиг. 2 приведены цифровые линейно нарастающие сигналы К на выходе счетчика 2, линейно нарастающие сигналы il на пр мых выходах блоках 11, линейно спадающие сигналы ММа выходах блока 11 и посто нные сигналы N f соответствующие сдвинутым на две декады сигналам шин 12. За врем  заполнени  счетчика 8 счет чик 2 многократно заполн етс  и возвра щаетс  в исходное состо ние от импульсов стабильной частоты. В блоке 3 происходит сравнение цифр вых сигналов К и U , в блоке 4 - сигналов К и М, в блоке 5 - сигналов К и Ц . Если сигналы К станов тс  меньше соответствующих сигналов на первых входах блоков сравнени  3, 4 и 5, на их выходах по вл ютс  соответственно импульсы напр жений IS. у, t Значени  щиротно-модулированных сигналов U j , и 2 . а определ ютс  сигналом на ишнах 12. При работе счетчика 8 в реноме вь читани  импульсов сигналы на и обратных выходах блока 11 мен ютс  1местами, что приводит к смене выгодных сигналов между блоками 3 и 4. При цифре О на выходах старших разр дов 1О сгетчика 8 блок 6 пропус- кает напр жение 11 -положительной no л рност  на шину 13 (фаза А).tig- положительной пол рности на шину 15 (фа за С), 11 - отрицательной пол рности на шину 14 (фаза В), При цифре 1 на выходах старших разр дов Ю счетчика 8 блок 6 пропускает напр жение U j, -отрицательной пол рности на шину 15, и2 -отрицатель ной пол рности на шину 14,Jj - положительной пол рности на шину 13. При цифре 2 на выходах старших разр дов 1О счетчика 8 блок 6 пропускает напр жение Uj -положительной пол рности на шину 14, If -положительной пол рности на шину 13,11 -отрицательной пол рности на шину 15. При цифрах 3 , 4, 5 напр жени  ijj , и2 -Us пропускаютс  на шины 13, 14 и 15 аналогично цифрам О, , 2, но имеют противоположную им пол рность. Таким обреюом, на шинах выходного сигнала 13, 14, 15 устройства по вл ютс  трехфазные напр жени  с формой, близкой к синусоидальному закону широт но-импульсной модул ции, величина которых пропорциональна входному сигналу. а пор док чередовани  фаз определ етс  режимом работы ; реверсивного .счетчика. Частота этого напр жени  линейно св зана с частотой импульсов, поступающих на вход реверсивного счетчика. Все преобразовани  в устройстве выполн ютс  в дискретном виде и возможна полна  реализаци  схемы в интегральном исполнении, в частности на БИС с инжвк ционным питанием. Формула изобретени  Устройство цифрового задани  трехфазного напр жени , содержащее счетчик импульсов, вход которого соединед с шиной Стабильной частоты, реверсивный счетчик импульсов, вход которого соединен с шиной задани  частоты выходного напр жени , блок умножени , первый 1БХОД которого соединен с входными ши-; нами цифрового задани  величины выходного напр жени , и логический блок, iQT JI и ч а ю щ в вс  тем, что, с целью повышени  точности, помехозащишенности и надежности, в него введены три блока сравнени , выходы которых соединены с первым, вторым и третьим входами логического блока соответственно , первыевходы первого и втчэрого блоков сравнени  соединены с пр мым и обратным выходами блока умножени , а первый вход третьего блока сравнени  соединен с шиНой цифрового задани  величины выходного напр жени , а вторые входы всех блоков сравнени  соединены с выходом счетчика импульсов, причем выходы младших разр дов реверсивного счётчика соединены со вторым входом блока умножени , а выходы старшего тре в} азного разр да этого счетчика соединены с четвертым, п тым и шестым входами логического блока, выходы которого соединены с шинами выходного сиг нала./ Источники информации, прин тые во внимание при экспе л-изе: 1.Патент США № 3 704 403, кл. 318-227, 23.02.1972.
2. 2.Патент Великобритании Nfe 1 190847 кл. Н 2 Р , О6.О5.197О.