SU900293A1 - Множительное устройство - Google Patents
Множительное устройство Download PDFInfo
- Publication number
- SU900293A1 SU900293A1 SU802906227A SU2906227A SU900293A1 SU 900293 A1 SU900293 A1 SU 900293A1 SU 802906227 A SU802906227 A SU 802906227A SU 2906227 A SU2906227 A SU 2906227A SU 900293 A1 SU900293 A1 SU 900293A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- digital
- comparator
- output
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1
Изобретение относитс к вычислительной технике и может быть использовано в специализированных вычислител х .
Известно множительное устройство , содержащее реверсивный счетчик, пр мой и реверсивный входы которого св заны с соответствующими выходами переключател , вход которого подключен к выходу элемента И, первый вход которого соединен с выходом тактового генератора, а второй вход - с соответствующим выходом генератора синхроимпульсов, управл ющий вход переключател подключен к выходу компаратора , выходы разр дов реверсивного счетчика соединены со входами цифроаналогового преобразовател , аналоговый вход которого через первый -и второй ключи св зан соответственно с входамиопорного напр жени и второго сомножител , выход цифроаналогового преобразовател св зан с первым входом компаратора и через
третий ключ - со входом элемента пам ти , управл ющие входы ключей подключены к соответствующим выходэм генератора синхроимпульсов 1.
Недостатками этого устройства вп ютс пониженное быстродействие и налогова форма представлени результата .
Наиболее близким по технической сущности к предлагаемому изобретению
10 вл етс множительное устройство,содержащее дополнительно введенные четвертый и п тый ключи, при этом второй вход компаратора соединен через четвертый ключ с выходом элемен15 та пам ти, а через п тый ключ - с входом первого сомножител , выходы реверсивного счетчика вл ютс цифровыми выходами устройства С 21.
Однако в данном устройстве весь
20 цикл преобразовани осуществл етс в три последовательных такта: преобразование первого сомножител в циф ровой код, перемножение второго сомножител , представленного в аналоговой форме, на цифровой код второго сомножител и запоминание результата перемножени в аналоговой форме в элементе пам ти и преобразование ана; логовой .величины результата в цифровой код., Выполнение операций последовательно во времени снижает быстродействие устройства, что вл етс его недостатком.
Цель изобретени - повышение быстродействи устройства.
Поставленна цель достигаетс тем, что в множительное устройство, содержащее первый реверсивный счетчик,пер вый цифроаналоговый преобразователь, первый компаратор, тактовый генератор и первый переключатель, выходы . которого соответственно подключены к пр мому и реверсивному входам первого реверсивного счетчика; перва группа разр дных выходов которого подключена к разр дным входам первого цифроаналогового преобразовател , выход которого подключен к первому входу первого компаратора, второй вход первого компаратора вл етс входом первого сомножител устройства , выход первого компаратора подключен к информационному входу первого переключател , дополнительно введены второй реверсивный счетчик, второй и третий цифроаналоговые преобразователи , второй компаратор, элемент задержки и второй переключатель, выходы которого соответственно подключены к пр мому и реверсивному входам второго реверсивного счетчика, разр дные выходы которого вл ютс выходом устройства и подключены к разр дным входам второго цифроаналогового преобразовател , аналоговые входы первого и второго цифроаналогового преобразователей объединены и вл ютс входом опорного напр жени устройства, втора группа разр дных выходов первого реверсивного счетчика подключена к разр дным входам третьего цифроаналогового преобразовател , аналоговый вход которого вл етс входом второго сомножител устройства , выходы второго и третьего цифроаналоговых преобразователей подключены соответственно к первому и второму входам второго компаратора,выход которого подключен к информационному входу второго переключател , управл ющий вход второго переключател подключен к выходу элемента задержки.
ВХОД которого подключен к выходу тактового генератора и к управл ющему входу первого переключател .
На чертеже представлена функциональна схема множительного устройства .
Множительное устройство содержит первый реверсивный счетчик 1, пр мой и реверсивный входы которого св заны с соответствующими выходами первого переключател 2, а группы разр дных выходов - с соответствующими входами первого и третьего цифроаналоговых преобразователей 3 и , аналоговые входы которых подключены ко входам опорного напр жени UODH второго сомножител устройства, а выходы - к первым входам первого и второго компараторов 5 и 6, вторые входы которых подключены ко входу первого сомножител X. устройства и выходу второго цифроаналогового преобразовател 7, а выходы - к информационным входам первого и второго переключателей 2 и 8, управл ющие входы которых подключены к входу тактового генератора 9 непосредственно и через элемент задержки 10, второй реверсивный счетчик 11, пр мой и реверсивный входы которого подключены к соответствующим выходам второго переключател 8, а выходы разр дов к соответствующим входам второго циф роаналогового преобразовател 7, аналоговый вход которого св зан со входом опорного напр жени UQ-, Разр дные выходы второго реверсивного счетчика 11 вл ютс цифровыми выходами устройства.
Устройство может работать в двух режимах, устанавливаемых автоматически: начальной отработки и слежени .
Claims (2)
- В первый режим .устройство переходит в момент поступлени перемножаемых сигналов X. и X,, на второй вход компаратора 5 и на аналоговый вход цифроаналогового преобразовател 4. При этом в зависимости от первоначального состо ни компараторов 5 и 6, управл кицих переключател ми 2 и 8, тактовые импульсы с генератора 9 поступают через переключатели 2 и 8 на пр мые, либо реверсивные входы реверсивных счетчиков 1 и 11. Благодар наличию петель обратной цифроаналоговой св зи (элементы 3, 5 и 6, 7) коды реверсивных счетчиков измен ютс тлк, что уменьшают разности между сигналами, поступающими на вторые входы компараторов и сигналами обратной св зи, поступающими нэ их первые входы, до минимума. Каждый тактовый импульс измен ет ход в счетчике 1 на единицу младшего раз р да, а н.апр жение на выУоде цифроаналогового преобразовател - на одну градацию, величина которой зависит от величины сигнала Х. При этом состо ние компаратора может измен ть с или нет. Так как сигнал с выхода компаратора поступает на переключатель 8 с задержкой, вносимой элементами 2, 1, + и 6, то возникает необходимость задержки тактовых импульсов , поступающих на переключатель 8 на величину, несколько превышающую вносимую задержку. Дл этой цели слу жит элемент задержки 10. Режим начальной отработки прекращаетс как только оба компаратора 5 и 6 .измен т свое состо ние, т.е. когда разность между напр жени ми на входах каждого из них станет меньше одной градации. Длительность этого режима определ етс состо нием реверсивных счетчиков и величиной сигналов-сомно жителей в момент включени последних . Основным режимом работы устройства вл етс режим слежени .Прин цип действи устройства в этом режиме остаетс . Отличие от первого режима про вл емс лишь в том, что разности сигналов на входах компараторов не превышают величины одной градации. При этом код в реверсивном счетчике 1 пропорционален отношению первого сомножител и опорного напр жени , т.е. отображает относительную величину сигнала Х. Нап р жение на выходе цифроаналогового преобразовател k вл етс величиной пропорциональной произведению величин сигналов Х.( и У. в момент поступлени тактового импульса. Код в реверсивном счетчике 11 вл етс округленной до целого величиной произведени относительных величин сигналов-сомножителей . Этот код снимаетс с выходов разр дов реверсивного счет чика 11 и может быть использован дл дальнейшей обработки. Можно показать, что по сравнению с известными устройствами в предлагаемом устройстве врем перемножени (врем получени первого результата, равное длительности режима начальной отработки) определ етс только временем формировани кода N величины Х и величиной задержки, вносимой элементом задержки. Так как последн величина меньше периода следовани тактовых импульсов, то ею мох(но пренебречь. В таком случае при равных емкост х счетчиков и одинаковых периодах следовани тактовых импульсов врем перемножени в режиме начальной обработки в два раза меньше, чем в известных устройствах,Обычно сигналы перемножают многократно в дискретные моменты времени. Все остальные результаты перемножени получаютс в режиме слежени с задержкой в один период следовани тактовых импульсов. Таким образом, в режиме слежени врем перемножени в предлагаемом устройстве в 2Q раз меньше по сравнению с известным. Формула изобретени Множительное устройство, содержащее первый реверсивный счетчик, первый цифроаналоговый преобразователь, первый компаратор, тактовый генератор и первый переключатель, выходы которого соответственно подключены к пр мому и реверсивному входам первого реверсивного счетчика, перва группа разр дных выходов которого подключена к разр дным входам первого цифроаналогового преобразова- . тел , выход которого подключен к первому входу первого компаратора, второй вход первого компаратора вл етс входом первого сомножител устройства , выход первого компаратора подключен к информационному входу первого переключател , отличающеес тем, что, с целью повышени быстродействи , в устройство дополнительно введены второй реверсивный счетчик, второй и третий цифроаналоговые преобразователи, второй компаратор, элемент задержки и второй переключатель, выходы которого соответственно подключены к пр мому и реверсивному входам второго реверсивного счетчика, разр дные выходы которого вл ютс выходом устройства и подключены к разр дным входам второго цифроаналогового преобразовател , аналоговые входы первого и второго цифроаналоговых преобразователей объединены и вл ютс 8ХОДОМ опорного напр жени устройст ва, втора группа разр дных выходов первого реверсивного счетчика подключена к разр дным входам третьего цифроаналогового преобразовател , аналоговый вход которого вл етс входом второго сомножител устройст ва, выходы второго и третьего цифро аналоговых преобразователей подключены cooTBeTCTBei iHO. к первому и вто рому входамвторого кййпарйтора, вы ход когорогр 13р,.--к информационному Bxorfy ,18|р .перёкл)дмател ,002938управл кнций входвторого переключател подключен квыходу элемента задержки , вход которого подключен к выходу тактовогогенератора и к управл ющему входупервого переключател .Источники информации, прин тые во внимание при экспертизе to 1. Авторское свидетельство СССР № i 35530, кл. G Об С 7/16, 1973. I
- 2. Авторское свидетельство СССР № , кл. G 06 П 7/16, 1976 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802906227A SU900293A1 (ru) | 1980-04-07 | 1980-04-07 | Множительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802906227A SU900293A1 (ru) | 1980-04-07 | 1980-04-07 | Множительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU900293A1 true SU900293A1 (ru) | 1982-01-23 |
Family
ID=20888090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802906227A SU900293A1 (ru) | 1980-04-07 | 1980-04-07 | Множительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU900293A1 (ru) |
-
1980
- 1980-04-07 SU SU802906227A patent/SU900293A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5103462A (en) | Arrangement for the conversion of an electrical input quantity into a dc signal proportional thereto | |
SU900293A1 (ru) | Множительное устройство | |
US4851844A (en) | D/A converter with switched capacitor control | |
US4185275A (en) | Capacitive analog to digital converter | |
RU2052891C1 (ru) | Генератор пилообразного напряжения | |
SU661773A1 (ru) | Устройство дл преобразовани кодов в частоту | |
SU1001114A1 (ru) | Вычислительное устройство | |
JPS57104371A (en) | Profile code converter | |
RU2171011C1 (ru) | Широтно-импульсный модулятор | |
SU449445A1 (ru) | Аналого-цифровое множительно-делительное устройство | |
SU1591187A1 (ru) | Цифроаналоговый преобразователь | |
SU840955A1 (ru) | Устройство дл воспроизведени пЕРЕМЕННыХ BO ВРЕМЕНи КОэффициЕНТОВ | |
SU999069A1 (ru) | Функциональный преобразователь | |
SU993278A2 (ru) | Множительно-делительное устройство | |
SU879765A1 (ru) | Способ аналого-цифрового преобразовани | |
SU841111A1 (ru) | Преобразователь напр жени в код | |
SU935996A1 (ru) | Преобразователь перемещени в код | |
SU1106010A1 (ru) | Двухканальный аналого-цифровой преобразователь | |
SU744569A1 (ru) | Умножитель частоты | |
SU1410025A1 (ru) | Генератор равномерно распределенных случайных величин | |
SU959120A1 (ru) | Преобразователь угол-код | |
SU907795A1 (ru) | След щий аналого-цифровой преобразователь | |
SU771858A1 (ru) | Цифровой синтезатор частот | |
SU1113820A1 (ru) | Инкрементный умножитель аналоговых сигналов | |
SU690475A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код градусов и минут |