SU841111A1 - Преобразователь напр жени в код - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД

Изобретение относитс  к вычислительной технике и может быть использовано дл  преобразовани  напр жени  в код при построении цифровых приемных трактов. Известен преобразователь напр жени  в код, содержащий источник преобразуемого напр жени , сравнивающий блок, преобразователи кода в напр жение (ПКН), регистры пор дка и мантиссы , блок управлени , генератор тактов, дешифратор, шифратор. Один из входовсравнивающего блока подключен к выходу источника преобразуе мого напр жени , другой - к выходу ПКН пор дка, а выход - к однсму из входов блока управлени , к другому входу последнего подключен выход генератора тактов, одни из выходов блока управлени  подключены ко входа регистра мантиссы, выходал которого подключены ко входам ПКН мантиссы, а другие выходы подключены ко вХодай регистра пор дка, выходы которого через дешифратор подклк чены ко входам управлени  ПКН пор дка, к инфор мационным входам этого ПКН подключен выход ПКН мантиссы l. Недостатком этого устройства  вл етс  низка  точность преобразовани  сигналов малых уровней при большом динамическом диапазоне вход ных напр жений. Цель изобретени  - повышение точности преобразовани  сигналов малых уровней при большом динамическом диапазоне входных напр жений. Поставленна  цель достигаетс  тем, что в преобразователь напр жени  в код, содержащий источник преобразуемого напр жени , сравнийаюсцнй блок, преобразователь кода в напр жение, регистры мантиссы и пор дка, шифратор и генератор тактов, включающий задающий генератор и триггер, при этом выходы регистра мантиссы соединены со входами преобразовател  кода в напр жениеj выходы регистра пор дка соединены со входами шифратора, а единичный выход триггера генератора тактов - со входом разрешени  задающего генератора, введены распределители импульсов мантиссы и пор дка, первый, второй и третий триггеры, первый, второй и третий элементы И, элемент ИЛИ, первый, второй и третий элементы задержки, делитель напр жени  и коммутатор, причем источник преобразуемого напр жени  последовательно соединен через

делитель напр жени  и кор утатор с первым входом сравнивающего блока, ко второму входу которого подключен выход преобразовател  кода в напр жение , а выход подключен ко входу элемента ИЛИ, к R-входу первого триггера и ко входу разрешени  записи регистра мантиссы, при этом входна  шина Запуск подключена к R-входам второго триггера и регистра пор дка, к S-входу первого триггера и через элемент ИЛИ-к S-входу третьего триггера , а выход генератора тактов через первый элемент И подключен к счетному входу распределител  импульсов мантиссы, через второй элемент И к счетному входу распределител  импульсов пор дка и через первый элемент задержки и третий элемент И ко второму R-входу регистра пор дка, нулевой выход триггера генератора тактов подключен к R-входам распределителей импульсов пор дка и мантиссы , а (m-l) выходы распределител  импульсов пор дка подключены к (т-1) 5-в.ходам регистра пор дка, при этом т-тый импульс подключен к Sв .хрду второго триггера, а выходы распределител  импульсов мантиссы подключены ко входам регистра мантиссы, кроме того, выход первого импульса ЭТОГО распределител  через второй элемент задержки подключен к R-входу третьего триггера, выход последнего импульса - к R-входу триггера генератора тактов, а выход нулевого импульса соединен с R-входом регистра мантиссы , единичные выходы регистра пор дка и второго триггера подключены к управл ющим входам коммутатора, кроме того единичный выход второго триггера через третий элемент задержки подключен к третьему входу элемента ИЛИ, а через инвертор подключен ко второму входу второго элемента И, единичный выход первого триггера подключен к третьему входу второго и второму входу третьего элементов И а единичный выход третьего триггера ко второму входу первого элемента И. На чертеже представлена блок-схема преобразовател  напр жени  в код.

Устройство содержит источник 1 преобразуемого напр жени , делитель 2 напр жени  со ступен ми делени , различающимис  в два раза, коммутатор 3, сравнивающий блок 4, преобразователь кода в напр жение (ПКН) 5, элемент ИЛИ 6, триггер 7, элемент 8 задержки, генератор .9 тактов, включающий задающий генератор 10 и триггер 11, элемент И 12, распределитель 13 импульсов мантиссы, регистр 14 мантиссы, элемент 15 задержки, элемент И 16, триггер 17, элемент И 18, распределитель 19 импульсов пор дка, регистр 20 пор дка, инвертор 21, триггер 22, элемент 23 задержки, шифратор 24. Выход источника 1 преобразуемого напр жени  через последовательно включенные делитель 2 напр жени  и коммутатор подключен к одному из входов сравнивающего блока 4, к другому входу которого подключен выг ход ПКН 5, а выход сравнивающего блока 4 соединен со входом разрешени  записи регистра 14 мантиссы, входом элемента ИЛИ бис R-входом триггера 17. Входна  шина Запуск подключена Q к 5-входам триггеров 11, 17 и к Rвходам регистра 20 пор дка и триггера 22, а к S-входу триггера 7 через элемент ИЛИ 6. Выходы регистра 14 мантиссы подключены ко входам ПКН 5 и к выходным шинам Мантисса, Выходы регистра 20 пор дка и триггера 22 подключены к управл кмцим входам коммутатора 3 и через шифратор 24 к выходным шинам Пор док. Выход задающего генератора 10, генератора 9 0 тактов подключены через элемент И 12 к счетному входу распределител  13 импульсов мантиссы, а через элемент И 18 к счетному входу распределител  19 импульсов пор дка и через элемент 5 15 задержки и элемент И 16 к R-входу регистра 20 пор дка соответственно. Нулевой выход триггера 11 подключен к R-входам распределителей 13 и 19 импульсов Мантиссы и пор дка соответQ ственно. Единичный выход триггера 17 подключен ко входам элементов И 16 и 18. Единичный выход триггера 7 подключен ко входу элемента И 12. Единичный выход триггера 11 подключен с ко входу разрешени  задающего генератора 10. Единичный выход триггера 22 подключен через последовательно соединенные элемент 23 задержки и инвертор 21 ко входу элемента И 18. Выход элемента 23 задержки подклю0 чен ко -входу элемента ИЛИ б. Выходы распределител  13 импульсов мантиссы подключены ко входам регистра 14 мантиссы. Кроме того, выход первого импульса распределител  13 импульсов через элемент 8 задержки подключен к R-входу триггера 7, а выход последнего импульса - к R-входу триггера 11.

Устройство работает следующим 0 образом.

.Импульс запуска устанавливает триггеры 7, 11 и 17 в единичное состо ние, а триггер 22 и регистр 20 - в исходное состо ние. При

5 этом задающий генератор 10 формирует импульсы. Эти импульсы через элемент И 12 запускают распределитель 13 импульсов i Нулевой импульс этого распределител  импульсов устанавливает

0 в исходное состо ние регистр 14,

а первый импульс устанавливает старший разрад регистра 14 в единичное состо ние. В результате с выхода .ПКН 5 на второй вход сравнивающего блока 4 поступает напр жение, соответствующее напр жению старшего разр да ПКН 5. Кроме того, первый импульс распределител  13 импульсов через элемент 8 задержки устанавливает триггер 7 в исходное состо ние и импульсы задающего генератора 10 через элемент И 12 не проход т . Импульсы задающего генератора 10 через элемент И 18 также запускают распределитель 19 импульсов и через элемент 15 задержки и элемент И 16 поступают на второй R-вход регистра 20. Первый импульс распределител  19 импульсов устанавливает триггер старшего разр да регистра 20 в состо ние 1, включа  тот ключ коммутатора 3, который подключает ступень делител , соответствующую наибольшему ослаблению напр жени  источника 1 преобразуемого напр жени . В результате на первый вход сравнивающего блока 4 поступает напр жение с наибольшим ослаблением. Если это напр жение меньше напр жени  поступающего на второй вход сравнивающего блока 4, то последнее не срабатывает. В этом случае импульс, который переключает распределитель 19 импульсов, задержанный на врем , определ емое временем задержки элемента 15 задержки, через элемент И 16 устанавливает триггер регистра 20 в исходное состо ние. Следующий импульс задающего генератора 10 через элемент И 18 переключает распределитель 19 импульсов в следующее состо ние, устанавлива  следующий триггер регистра 20 в состо ние 1. При этом включаетс  следующий ключ коммутатора 3 и на первый вход сравнивающего блока 4 поступает напр жение а в два раза больше, чем на предьадущем такте. Если это напр жение меньше напр жени , поступающего на второй вход сравнивающего блока 4, то аналогично ранее рассмотренному, триггер регистра 20 устанавливаетс  в исходное состо ние.

Таким образом, устройство работае до того такта,-при котором напр жени поступающее с выхода коммутатора 3 на первый в-ход сравнивающего блока 4 меньше напр жени , поступающего на его второй вход с выхода ПКН 5. При срабатывании сравнивающего блока 4, его выходной импулЬс устанавливает триггер 17 в исходное состо ние блокиру  тем самым элементы И 16 и 18, и включенный в единичное состо ние триггер регистра 20 остаетс  в этом состо нии до поступлени  следующего импульса запуска. Состо ние регистра 20 в этом случае соответствует унитарному коду пор дка напр жени , поступающего с источника 1 преобразуемого напр жени . Этот код преобразуетс  шифратором 24 в двоичный код и поступает на выходные шины

Пор док. Тот же импульс сравнивающего блока 4 через элемент ИЛИ 6 устанавливает триггер в состо ние 1. При этом импульсы с задающего генератора 10 проход т на вход распределител  13 импульсов и начинаетс  определение кода мантиссы напр жени , поступающего от источника 1 преобразуемого напр жени . Первый из этих импульсов устанавливает следующий триггер регистра 14 в состо ние

10 1 (первый триггер регистра 14 уже переключен в состо ние 1), подключа  тем самым ко второму входу сравнивающего блока 4 напр жение, равное полови-не напр жени  первого (старшего) 15 разр да ПКН 5. Если сумма этих двух напр жений больше напр жени , поступающего с выхода коммутатора 3 на первый вход сравнивающего блока 4, то второй триггер устанавливаетс  в.ис20 ходное состо ние, а е.сли сумма этих двух напр жений больше, то второй триггер также остаетс  в состо нии 1.

На следующем такте производитс  уравновешивание следующего триггера

5 и т.д. В этом случае устройство работает как обычное устройство поразр дного уравновешивани . Если при включении младшего разр да регистра 20 сравнивающий блок 4 не сработает,

0 то все .триггеры регистра 20 устанав- ливаютс  в исходное состо ние, а следующий импульс распределител  19 импульсов устанавливает триггер 22 в состо ние 1. Выходное н апр жение

5 этого триггера включает ключ коммутатора 3, подключенный к первому входу сравнивающего блока 4 выход дели-тел  2 напр жени  с наименьшим коэффициентом делени . Это выходное на- о

0 пр жение, задержанное на врем  определ емое временем задержки элемента 23 и инвертируемое инвертором 21,блокирует прохождение импульсов через элемент И 18 на вход распределител  19 импульсов. Кроме того, через эле5 мент ИЛИ 6 это напр жение устанавливает в состо ние 1 триггер 7, и тактовые импульсы, проход т через элемент И 12 на вход распределител  13 импульсов, т.е. начинаетс  опреде0 ление кода мантиссы, соответствующей напр жению источника 1 преобразуемого напр жени , ангипогично рассмотренному , ранее. Последнийимпульс распределител  13 импульсов устанавливает триггер 11 в исходное состо ние 0 . При этом задающий генератор 10 прекращает формировать импульсы , а распределители Импульсов 13 и 19 устанавливаютс  в состо ние О. После окончани  -преобразовани  Устройство находитс  в этом состо нии до прихода следующего импульса запуска.

Claims (1)

1. В предлагаемом устройстве пOБ Jшeние точности преобразовани , сигналов малых уровней при большом динамическом диапазоне входных напр жений достигаетс  за счет, сжати  динамического диапазона входного напр жени  на входе сравнивающего блока .ступен ми, различающимис  в два раза с эапс иинанием числа ступеней,до величины, при которой напр жение на входе сравнивающего блока будет боль ше или равно напр жению, соответству щему 1 старшего разр да кода манти сы, а затем начинаетс  определение кода мантиссы, как в обычных преобра зовател х напр жени  в код с поразр  ным уравновешиванием. Сжатие динамического диапазона производитс  с помощью делител , при чем максимальный входной сигнал делитс  в 2 раз (где m - число раз р дов регистра пор дка), а минимальный входной сигнал - в 2 раз, т.е. минимальный сигнал на вход сравниваю блока проходит полностью. Величина напр жени  младшего разр да в этом преобрезователе равна Uon/2 (где Uon напр жение источника опорного напр жени  п число разр дов регистра мантиссы). Формула изобретени  Преобразователь напр жени  в код, содержёидий источник преобразуемого напр жени , сравнивающий блок, преоб разователь кода в напр жение, регист ра пор дка и мантиссы, шифратор и генератор тактов, включающий задающий генератор и Tpifrrep, при этом вы ходы регистра мантиссы соединены со входами преобразовател  кода в на . пр жение, выходы регистра пор дка соединены со входами шифратора, а единичный выход триггера генератора тактов - со входом разрешени  зада1ацего генератора, отличающийс  тем что, с целью повыше ни  точности преобразовани  сигналов малых уровней при большом динамическом диапазоне входных напр жений введены распределитель импульсов мантиссы, распределитель импульсов пор дка, первый, второй и третий тр геры, первый, второй и третий элементы И, элемент ИЛИ, первый, второ и третий элементы задержки, делител напр жени  и коммутатор, причем ист ник преобразуемого напр жени  последовательно соединен через делитель напр жени  и коммутатор с первым входом сравнивающего блока, ко второму -входу которого подключен выход преобразовател  кода в напр жение, а выход подключен ко входу элемента ИЛИ, к R-ВХОДУ первого триггера и ко вхоДу разрешени  записи регистра мантиссы, при этом входна  шина Запуск подключена к В-входс1м второ.го триггера и регистра пор дка, к S-входу первого триггера и через элемент ИЛИ к S-входу третьего триггера, а выход генератора тактов через первый элемент И подключен к счетному входу распределител  импулнсов мантиссы, через второй элемент И - к счетному входу распределител  импульсов пор дка и через первый элемент задержки и третий элемент И - ко второму Rвходурегистра пор дка, нулевой выход триггера генератора тактов подключен к R-входам распределителей импульсов пор дка и мантиссы, а (гп-1) выходал распределител  импульсов.пор дка подключены к (m-l) S-входам регистра пор дка, причем т-тый импульс подключен к S-входу второго.триггера, а выходы распределител  импульсов мантиссы подключены ко входам регистра мантиссы, кроме того, выход первого импульса этого распределител  через второй элемент задержки подключен к R-входу третьего триггера, выход последнего импульса - к R-входу триггера генератора тактов, а выход нулевого импульса соединен с R-входом регистра мантиссы, единичные выходы регистра пор дка и второго триггера подключены к управл ющим входам коммутатора , кроме того, единичный выход второго триггера через третий элемент задержки подключен к третьему входу элемента ИЛИ, а через инвертор подключен ко второму входу второго элемента И, единичный выход первого триггера подключен к третьему входу второго и второму входу третьего элементов И, .а единичный выход третьего триггера - ко второму входу первого элемента И. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 364091, кл. Н 03 К 13/17, 22.12.70,

   Мантисса

   Пор док