SU1647895A1 - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к средствам формы представлени  информации и может быть использовано в системах передачи и преобразовани  информации. Цель изобретени  - повышение точности преобразовани . Поставленна  цель достигаетс  тем, что в устройство дополнительно введены первый и второй делители напр жени , причем инвертирующий вход первого компаратора подключен через первый делитель напр жени  к входной шине, а его выход соединен через первый ключ с первым входом формировател  кода, неинвертирующий вход второго компаратора подключен через последовательно соединенные второй делитель напр жени  и инвертор к входной ши.не, а выход соединен через второй ключ с вторым формирователем кода, неинвертирующий вход первого компаратора и инвертирующий вход второго компаратора объединены и подключены к выходу вычитающего устройства. Предлагаемое устройство может быть использовано в автоматике и телемеханике, в системах передачи информации дл  представлени  в двоичный позиционный код аналоговых сигналов , измен ющихс  в большом диапазоне . 3 ил. (Л

Description

Изобретение относитс  к средствам преобразовани  формы представлени  информации и может быть использовано в системах передачи и преобразовани  информации дл  представлени  в двоичный позиционный код аналоговых сигналов, измен ющихс  в большом диапазоне.

Цель изобретени  - повышение точности преобразовани .

На фиг. 1 представлена блок-схема аналого-цифрового преобразовател ; на фиг. 2 - его статическа  характеристика; на фиг. 3 - временные диаграммы, по сн ющие принцип действи  устройства.

Аналого-цифровой преобразователь (АЦП) содержит делители 1 и 2 напр жени ,

компараторы 3 и 4, ключи 5 и 6, формирователь 7 кода, инвертор 8, выходную шину 9. цифроаналоговый преобразователь 10, вычитающее устройство 11, входную шину 12, шину 13 тактовых импульсов, шину 14 установки начального значени  кода.

По принципу действи  устройство представл ет собой аналого-цифровой преобразователь след щего типа, особенностью которого  вл етс  то, что в нем реализуетс  логарифмическа  шкала преобразовани , при которой границы интервалов квантовани  задаютс  соотношени ми

(

4

XI 00

ю

ел

х0; xi ах0; Х2 а2х0;... xi а х0:...

- amv m 3 Хо.

где XQ минимальное значение сигнала, подлежащего преобразованию; а 1.

Участок статической характеристики преобразовател , реализующего данную шкалу, изображен на фиг. 2, где х - аналоговый входной сигнал; х - квантованный по уров- ню сигнал, которому на выходе устройства ставитс  в соответствие кодова  комбинаци  NI.

В качестве квантованного значени  сигнала х целесообразно выбирать середину интервала квантовани . Дл  1-го интервала можно записать

о Х| + X | - 1 Xj

а1 х0 + а 1 х0

ет квантованное значение сигнала xi на выходе цифроаналогового преобразовател  10 -1а + 1

xi a

Хо

0

5

Согласно статической характеристике преобразовател  (фиг. 2)

х Хо

изменение квантованного значени  сигнала должно произойти только тогда, когда входной сигнал уменьшитс  до значени 

х а1 1 х0.

При этом разность сигналов х - xi достигнет по абсолютной величине своего максимального значени 

J-1 ... а + 1

° и х - xi a

х0 - а

Хо

-а -1 -х - а+1

- aXQг.

Причем х xi, если a х0 х а х0, I 1,2,.... т.

В соответствии с принципом действи  АЦП след щего типа изменение сигнала на входе преобразовател  приводит к изменению величины ошибки квантовани  х - х, котора  формируетс  на выходе вычитающего устройства 11. Так, при возрастании сигнала, когда его значение достигает, допустим , уровн  а1 х0, ошибка квантовани  х - х| становитс  равной своему максимальному значению на данном интервале квантовани 

о а - 1 . i х xi a XQ

2а

при х а х0

Согласно статической характеристике преобразовател  компаратором 3 должен быть сформирован сигнал записи единицы в формирователь 7 кода, следовательно, последнее соотношение задает условие, при котором на выходе компаратора 3 должен быть сформирован сигнал логической единицы . Оно может быть представлено в виде равенства

х - х| - сх 0(1)

а -1

где С

2а

и реализовано с помощью типового компаратора , если на его неинвертирующий вход подать разность х - xi, а на инвертирующий вход - произведение сх,

В устройстве разность х - xi формируетс  вычитающим устройством 11. В виду того, что с 1, произведение сх можно получить с помощью делител  1 напр жени  при подаче на его вход сигнала х.

При уменьшении сигнала на входе устройства на его выходе, как правило, уже бывает сформировано некоторое кодовое значение сигнала Nj, которому соогветствуа-1

.1-1

Х0.

0

5

0

5

0

5

0

5

момент времени а1 х0 х и что

с.

Принима  во внимание, что в данный

а-1 2а последнее сотношение преобразуетс  к виду

х xj + асх 0.(2)

Оно непосредственно задает условие, пр1 и котором на выходе компаратора 4 должен быть сформирован сигнал логической единицы (сигнал управлени  формирователем 7 кода по входу -1). Соотношение может быть реализовано с помощью типового компаратора, если на его инвертирующий вход подать с выхода вычитающего устройства разность сигналов х - xi.a на неинвертирующий вход подать входной сигнал х устройства, предварительно пропустив его через делитель напр жени  с коэффициентом передачи а с и проинвертировав.

В рассматриваемом устройстве делителем напр жени   вл етс  блок 2, инвертором - блок 8, компаратором - блок 4. Принцип действи  устройства по сн ют временные диаграммы фиг. 3.

Импульсный сигнал, подаваемый на шину 13, устанавливает формирователь 7 кода в исходное состо ние, при котором на выходе его по вл етс  код, соответствующий минимальному квантованному значению сигнала xv (фиг. 2). Это значение формируетс  на выходе цифроаналогового преобразовател  10, дл  чего вход его соединен с выходом формировател  кода, Квантованное значение сигнала xi поступает на инвертирующий вход (условно обозначен знаком -) вычитающего устройства 11. на неинвертирующий вход (обозначен знаком +) которого поступает входной сигнал х. На выходе блока 11 формируетс  разность х - XL

При нарастании входного сигнала х (на фиг. 3 входной сигнал отображен пр мой 1)

разность сигналов х - xi, поступающа  с выхода вычитающего устройства 11 на неинвертирующий вход компаратора 3, тоже начинает нарастать. И когда входной сигнал достигает значени  х ах0, она становитс  равной величине

х - xi сахо,

при которой выполн етс  условие (.Последнее провер етс  компаратором 3, Дл  этого на его инвертирующий вход подаетс  с выхода делител  1 напр жени  произведение сх (выходной сигнал делител  1 напр жений на диаграммах фиг. 3 отображен пунктирной пр мой 3).

При выполнении равенства (1), которое применительно к данному случаю имеет вид

х - xi сахо.

компаратор 3 срабатывает и выдает сигнал логической единицы, который поступает через ключ 5 на вход +1 блока 7. Выходной код устройства измен етс  и его значение начинает соответствовать второму уровню

а 4-1 квантовани : Х2 ах0 .

Новое квантованное значение сигнала снимаетс  с блока 10 и поступает на неинвертирующий вход вычитающего устройства 11. Выходной сигнал его резко уменьшаетс  (ломана  2 фиг. 3) на величину интервала квантовани  Х2 - XL После этого разность х - х начинает вновь возрастать, и происходит это до тех пор, пока компаратор 3 не зафиксирует равенство (1) при новом значении сигнала на выходе блока 10 (хг

а + 1 ., ,.

ах0 --- }. Нетрудно видеть, что это произойдет , когда входной сигнал достигнет значени  х а х0, и соотношение (1), применительно к данному случаю, прини- а + 1

мает вид х - ах0

- сх О. Компаратор

3 вновь выдает сигнал логической единицы, и весь цикл работы повтор етс  до тех пор. пока будет возрастать сигнал на входе устройства . Причем увеличение входного сигнала каждый раз обусловливает с помощью делител  напр жени  1 соответствующее увеличение порога срабатывани  компаратора 3, что и позвол ет реализовать статическую характеристику преобразовател  при возрастании сигнала на входе (ломана  4 на фиг. 3).

Предположим, что начина  с некоторого момента времени t сигнал на входе устройства начинает убывать (пр ма  5 на фиг, 3), Причем на выходе устройства к этому времени уже сформирован код NJ, которому на инвертирующем входе вычита

о XI

:а

ющего устройства 11 соответствует квантованное значение сигнала

и . „ . а + 1 хо2

Тогда начинает убывать и с некоторого момента времени становитс  отрицательной разность значений х - х. Разность поступает с выхода блока 11 на инвертирующий вход компаратора 4. Одновременно на неинвер0 тирующий вход компаратора 4 подаетс  произведение - сах (пунктирна  пр ма  7 на фиг. 3). Оно формируетс  инвертором 8 и делителем 2 напр жени , вход которого подключен к входной шине 12. Дл  этого

5 коэффициент передачи делител  2 выбран равным са.о

При равенстве напр жений х - xi - -асх, которое выполн етс , когда входной сигнал достигнет значени  х а х0. компаратор

0 4 срабатывает и выдает сигнал логической единицы на вход -1 формировател  7 кода. Значение выходного кода устройства уменьшаетс , что обуславливает скачкообразное возрастание выходного сигнала вычитаю5 щего устройства 11 (ломана  6 на фиг. 3). После этого значение разности х - х вновь начинает уменьшатьс  и весь цикл работы устройства повтор етс . Причем уменьшение входного сигнала каждый раз обуслав0 ливает с помощью делител  2 напр жени  соответствующее уменьшение порога срабатывани  компаратора 4, что и позвол ет реализовать статическую характеристику преобразовател  при уменьшении входного

5 сигнала (ломана  8 на фиг, 3).

Ключи 5 и 6 обеспечивают синхронный режим работы устройства, разреша  прохождение выходных сигналов компараторов на входы формировател  кода в строго

0 фиксированные моменты времени, когда на управл ющие входы ключей поступают тактовые импульсы..

Формирователь кода выполнен на последовательно соединенных реверсивном

5 счетчике и преобразователе кода.

Claims (1)

1. Формула изобретени  Аналого-цифровой преобразователь, содержащий первый и второй компараторы, формирователь кода, выход которого  вл 0 етс  выходной шиной и подключен через цифроаналоговый преобразователь к первому входу вычитающего устройства, второй вход которого  вл етс  входной шиной, инвертор, первый и второй ключи, о т л и ч а5 ю щ и и с   тем, что, с целью повышени  точности преобразовани , в него введены первый и второй делители напр жени , входы которых объединены и  вл ютс  входной шиной, выходы первого непосредственно, а 1 второго через инвертор соединены с соответствующими инвертирующим входом первого и неинвертирующим входом второго компараторов, неинвертирующий вход первого из которых и инвертирующий вход второго объединены и подключены к выходу вычитающего устройства, а выходы соответственно соединены с информационными

   Х0 ах-

   входами первого и.второго ключей, управл ющие входы которых объединены и  вл ютс  тактовой шиной, а выходы соединены соответственно с первым и вторым входами формировател  кода, третий вход которого  вл етс  шиной установки в исходное состо ние .

   .Z

   8