SU657607A1 - Аналого-цифровой преобразователь поразр дного кодировани - Google Patents
Аналого-цифровой преобразователь поразр дного кодированиInfo
- Publication number
- SU657607A1 SU657607A1 SU762351926A SU2351926A SU657607A1 SU 657607 A1 SU657607 A1 SU 657607A1 SU 762351926 A SU762351926 A SU 762351926A SU 2351926 A SU2351926 A SU 2351926A SU 657607 A1 SU657607 A1 SU 657607A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- unit
- voltage
- converter
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
логического блока, первый управл ющий вход этого блока соединен с первым выходом блока сравнени , а другие входв - с выходными шинами распределител импульсов, введен дополнительный преобразователь кода в напр жение и инвертор, причем выход дополнительного преобразовател кода в напр жение соединен с третьим входом блока сравнени , а входы - с шинами распределител импульсов, второй : управл ющий вход логического блока подключен к второму выходу блока сравнени , а третий вход логического блока подключен через инвертор к третьему выходу блока сравнени
На чертеже изображена структурна схема предлагаемого устройства.
Дл npHMispa вз т шестиразр дный преобразователь , содержащий блок сравнени 1, состо щий ю нуль-органов 2-4 и аналоговых блоков сложни 5 и блока вычитани 6, дополнительный преобразователь 7 кода в напр жение, основной преобразователь 8 кода в напр н ение, инвертор 9, регистр 10, распределитель 11 импульсов логического блока 12, состо щего из элементов И 13 -15, элементов 2 И-И ЛИ 16-18, входные шины 19-22 распределител импульсов.
Первый вход блока сравнени 1 соединен с источником преобразуемого напр жени , второй вход - с выходом преобразовател 8; вход последнего через регистр 10 кода соединен с выходом блока 12; первый управл ющий вход бло ка 12 соединен с первым выходом блока сравнени 1, а другие входы - с выходами распределител 11 импульсов; выход дополнительного преобразовател 7 соедижи с третьим входом блока сравнени 1, а входы этого преобразовател - с шинами распределител И, второй управл ющий вход блока 12 соединен с вторым выходом блока сравнени 1 измер емого напр жени с суммой напр жени , а третий вход логического блока 12 через инвертор 9 подключен к третьему выходу блока 1 измер емого напр жени с разностью найр жений преобразователей 8 и 7; выход аналогового блока сложени 5 соединен с входом нуль-органа 3, а выход аналогового блока вычитани 6 - с входом нуль-органа 4; шина 19 распределител 11 соединена с установкой единицы старшего и установкой нулей остальных р;13р дов триггеров регистра кода, а шины 20-22 - с установочнымивходами групп по два разр да регистра 10 кодов через логический блок 12, причем шины 20-22 соединены с входом установки нул старшего из группы триггера через двухвходовые элементы И 13-15, другие входы которых соед1шены с выходом блока сравнени 1 измер емого напр жени с напр жением преобразовател 8, а с входами установки единицы младших из групп триггеров через элементы 2 И-ИЛИ 16-18; другие входы
элементов 2 И-ИЛИ 16--18 у двухвходовых элементов И соединены с вторым входом блока 12, у трехвходовых элементов И - один с первым, а другой -- с третьим входами логического блока 12; шины 20 и 21 соединены со входами установки единицы соответстве1шо триггеров четвертого и второго разр дов регистра 10 кодов.
На первом выходе блока сравнени 1 (выход нуль-органа 2) вырабатываетс сигнал 1, если i/x С/к, и сигнал О, если U UK где
U- - измер емое напр жение; UK - напр: жение компенсации на выходе основного преобразовател 8.
На втором выходе блока сравнени 1 (выход нуль-органа 3) вырабатываетс сигнал 1, если Ух //к + i/a, и сигнал О, если i/x UK + + {/а где Ua - напр жение на выходе преобразовател 7 кода в напр жение; - напр жение на выходе аналогового блока сложени 5. На третьем выходе блока сравнени 1 (выход нуль-органа 4) вырабатываетс сигнал 1, если и &к - Ua, и сигнал О, если /х UK - - /а, где UK напр жение на выходе аналогового блока вычитани 6. Импульсом с шины 19 устанавливаютс в регистре 10 все разр ды, кроме старшего, в нулевое состо ние, шестой разр д устанавливаетс в единичное состо ние, в преобразователе 7 устанавливаетс в единичное состо ние старший разр д, вес которого соответствует весу п того разр да основного преобразовател кода в. напр жение , остальные два разр да устанавливаютс в нулевое состо ние. Импульсом с шины 20 производитс установка шестого и п того разр дов регистра 10 в состо ние, определ емое соотношением напр жений на выходе блока сравнени 1.
Если УХ UK и УХ к а) то шестой разр д остаетс в единичном состо нрш, а п тый устанавливаетс в единичное состо ние через двухвходовый элемент И элемента 2 И-ИЛИ 16.
Если /х i/K и i/x к + t/a то шестой разр д остаетс в единичном состо нии, а п тый в нулевом, так как на установовдые входы обоих триггеров импульс шины 20 не проходит.
Если (/X С/к и УХ С/к - i/a. то шестой разр д устанавливаетс в нулевое состо ние че рез элемент 13, а п тый - в единшшое состо ние через трехвходовьш элемент И элемента 2 И-ИЛИ 16.
Если i/x и i UK i/a то шестой разр д устанавливаетс в нулевое состо ние через элемент И 13, а п тый остаетс в нулевом состо нии, поскольку импульс щины 20 через элемент 2 И-ИЛИ 16 не проходит.
Одновременно импульсом шины 20 производитс установка в единичное положение четвертого разр да регистра 10 и выключение третьего
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762351926A SU657607A1 (ru) | 1976-04-26 | 1976-04-26 | Аналого-цифровой преобразователь поразр дного кодировани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762351926A SU657607A1 (ru) | 1976-04-26 | 1976-04-26 | Аналого-цифровой преобразователь поразр дного кодировани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU657607A1 true SU657607A1 (ru) | 1979-04-15 |
Family
ID=20658469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762351926A SU657607A1 (ru) | 1976-04-26 | 1976-04-26 | Аналого-цифровой преобразователь поразр дного кодировани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU657607A1 (ru) |
-
1976
- 1976-04-26 SU SU762351926A patent/SU657607A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3371334A (en) | Digital to phase analog converter | |
SU657607A1 (ru) | Аналого-цифровой преобразователь поразр дного кодировани | |
SU898609A1 (ru) | Преобразователь напр жение-код с коррекцией динамической погрешности | |
SU781851A1 (ru) | Многоканальное аналого-цифровое устройство дл возведени в квадрат | |
SU905999A1 (ru) | Аналого-цифровой преобразователь | |
SU588627A1 (ru) | Аналого-цифровой преобразователь | |
SU1661998A1 (ru) | След щий аналого-цифровой преобразователь | |
SU365829A1 (ru) | Преобразователь напряжения в код | |
SU1365003A1 (ru) | Измерительное устройство | |
SU1005302A1 (ru) | Устройство дл преобразовани напр жени в код системы остаточных классов | |
SU1718382A1 (ru) | Цифроаналоговый преобразователь | |
SU864550A2 (ru) | Устройство дл измерени функции распределени случайной погрешности аналого-цифровых преобразоваелей | |
SU1654971A1 (ru) | Параллельный аналого-цифровой преобразователь | |
SU911722A1 (ru) | Аналого-цифровой преобразователь | |
SU1057965A1 (ru) | Аналого-цифровой инкрементный квадратор | |
SU828402A1 (ru) | Преобразователь напр жени в код | |
SU1003351A1 (ru) | Счетчик с параллельным переносом | |
SU902249A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU995314A1 (ru) | Двухканальный аналого-цифровой преобразователь | |
SU886236A2 (ru) | Аналого-цифровой преобразователь с самоконтролем | |
RU2019030C1 (ru) | Устройство преобразования напряжения в код | |
SU610295A2 (ru) | Аналого-цифровой преобразователь | |
SU621087A1 (ru) | Аналого-цифровой преобразователь | |
SU440784A1 (ru) | Аналого-цифровой преобразователь поразр дного уравновешивани | |
SU1368994A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный |