SU1718382A1 - Цифроаналоговый преобразователь - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах преобразовани  цифровой информации в аналоговую и в системах автоматического регулировани . Цель изобретени  - повышение разрешающей способности в начальной части диапазона преобразовани . Цифроаналоговый преобразователь содержит регистр 1, источник 2 опорного напр жени , первый 3 и второй 4 преобразователи кодов, первый 5 и второй 6 преобразователи кода в напр жение . Первый преобразователь 3 кодов выполнен в виде трех групп ключей, а второй преобразователь 4 кодов - в виде двух элементов ИЛИ. Конкретное выполнение преобразователей 3 и 4 кодов и новые св зи позвол ют при малой разр дности первого преобразовател  5 кода в напр жение обеспечить высокую разрешающую способность в начальной части характеристики преобразовани . 2 з.п. ф-лы, 2 .ил. сл с со со 00 ю

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах преобразовани  цифровой информации в аналоговую и в системах автоматического регулировани .

Цель изобретени  - повышение разрешающей способности в начальной части диапазона преобразовани .

На фиг. 1 представлена функциональна  схема цифроаналогового преобразовател ; на фиг. 2 - схема преобразователей кодов.

Цифроаналоговый преобразователь (фиг. 1) содержит регистр 1, источник 2 опорного напр жени , первый 3 и второй 4 преобразователи кодов, первый 5 и второй 6 преобразователи кода в напр жение. Первый преобразователь 3 кода (фиг. 2) выполнен в виде трех групп 7-9 ключей, а второй преобразователь 4 кода выполнен в виде двух элементов ИЛИ 10, 11.

Цифроаналоговый преобразователь (фиг. 1) работает следующим образом.

Преобразующий входной код заноситс  к регистр 1, с выходов которого поступает на информационные входы первого преобразовател  3 кода. Сигналы с выходов двух старших разр дов регистра 1 поступают также на входы второго преобразовател  4 кода, с выходов которого сигналы поступают на управл ющие входы второго преобразовател  б кода в напр жение и на управл ющие входы первого преобразовател  5 кода,

В зависимости от значений двух старших разр дов преобразуемого кода преобразователь 4 кода (фиг. 2), состо щий из двух элементов ИЛИ 10 и 11 вырабатывает управл ющие сигналы, под воздействием которых в первом преобразователе 3 кода блокируютс  две из трех групп 7-9 ключей. Так, при единичном значении старшего разр да преобразуемого кода на выходах элементов ИЛИ 10 и 11 формируютс  сигналы с уровнем Лог. О, В.результате блокируютс  перва  7 и втора  8 группы ключей, а через третью группу 9 ключей-на управл ющие входы первого преобразовател  5 кода в напр жение поступают сигналы с п-го (старший разр д) по 3-й разр ды преобразуемого кода. Одновременно под воздействием сигналов с выходов второго преобразовател  4 кода, второй преобразователь 6 кода в напр жение формирует из напр жени  опорного источника 2 максимальное значение Uo опорного напр жени  дл  первого преобразовател  5 кода в напр жение . При этом вес младшего разр да в выходном напр жении цифроаналогового преобразовател  равен Uo/2n 2.

0

5

0

5

Если значение n-го (старшего) разр да преобразуемого кода равно Лог. О, а (п-1)- го разр да - Лог. 1, то на выходе первого элемента ИЛИ 10 формируетс  сигнал с уровнем Лог. О, а на выходе второго элемента ИЛИ 11 - Лог. 1. В результате блокируютс  перва  7 и треть  9 группы ключей первого преобразовател  3 кода, а через ключи второй группы 8 на управл ющие входы первого преобразовател  5 кода в напр жение поступают сигналы с (п-1)-го по 2-й разр ды преобразуемого кода. Одновременно вторым преобразователем 6 кода в напр жение формируетс  .опорное напр жение дл  первого преобразовател  5 кода в напр жение величиной U0/2 и вес младшего разр да в выходном сигнале цифроаналогового преобразовател  в этом случае

составит /2(п 2) U0/2(rv1).

При нулевых значени х первых двух старших разр дов преобразуемого кода блокируютс  ключи второй и третьей групп первого преобразовател  3 кода, а на вход опорного напр жени  первого преобразовател  5 кода в напр жение поступает сигнал с уровнем Uo/4. При.этом вес младшего разр да в выходном сигнале цифроаналоQ гового преобразовател  составит

U0/2n.

Таким образом, резрешающа  способность цифроаналогового преобразовател  мен етс  от значени  U0/2n до Uc/2( при

5 неизменной разр дности первого преобразовател  кода в напр жение, разр дность которого равна m (п-2).

Claims (3)

1. Цифроаналоговый преобразователь,

0 содержащий n-разр дный регистр, входы которого  вл ютс  входной шиной.преобра- зуемого кода, а выходы п-2 младших разр - дов соединены с соответствующими, информационными входами младших

5 разр дов первого преобразовател  кодов , выходы которого соединены с соответствующими п-2 управл ющими входами первого преобразовател  кода в напр жение , выход которого  вл етс  выходной

0 шиной, а вход опорного напр жени  подключен к выходу второго преобразовател  кода в напр жение, вход опорного напр жени  которого подключен к выходу источника опорного напр жени , а управл 5 ющие входы соединены с соответствующими разр дными выходами второго преобразовател  кодов, первый и второй входы которого подключены соответственно к n-му и (п-1)-му выходам старших разр дов регистра, о т л и ч а ю щ и и с   тем, что, с целью повышени  разрешающей способности в начальной части диапазона преобразовани , разр дные выходы второго преобразовател  кодов соединены с соответствующими управл ющими входами первого преобразовател  кодов, n-й и (п-1)- й информационные входы старших разр дов которого соединены соответственно с n-м и (п-1)-м выходами старших разр дов регистра.

2. Преобразователь по п. 1,отличаю-- щ и.й с   тем, что первый преобразователь кодов выполнен в виде трех групп из п-2 ключей в каждой, управл ющий вход первого ключа каждой группы объединен с управл ющими входами остальных ключей своей группы и  вл ютс  соответствующими управл ющими входами первого преобразовател  кодов, выход i-ro ключа первой группы, где i 1, 2, ..., п-2, объединен с выходами i-x ключей второй и третьей групп и  вл етс  i-м выходом первого преобразовател  кодов, информационный вход j-ro

ключа, (где j 3, 4 п-2), первой группы

объединен с информационными входами (j- 1)-го ключа второй и (j-2)-ro ключа третьей групп и  вл етс  j-м информационным входом младших разр дов первого преобразовател  кодов, информационный вход второго ключа первой группы объединен с информационным входом первого ключа второй группы и  вл етс  вторым информационным входом младших разр дов первого преобразовател  кодов, информационный вход первого ключа первой группы  вл етс  первым информационным входом младших разр дов первого преобразовател  кодов, информационный вход. (п-2)-го ключа третьей группы  вл етс  п- м информационным входом старших разр дов первого преобразовател  кодов, информационный вход (п-2)-го ключа второй группы обьединен с информационным входом (п-3)-го ключа третьей группы и  вл етс  (п-1)-м информационным входом

старших разр дов первого преобразовател  кодов.

3. Преобразователь по п. 1, о т л и ч а ю- щ и и с   тем, что второй преобразователь кодов выполнен в виде двух элементов

ИЛИ, первый вход первого элемента ИЛИ объединен с неинвертирующим входом второго элемента ИЛИ и  вл етс  первым входом и выходом первого разр да второго преобразовател  кодов, второй вход первого элемента ИЛИ объединен с инвертирующим входом второго элемента ИЛИ и  вл етс  вторым входом второго преобразовател  кодов, инвертирующие выходы первого и второго элементов ИЛИ  вл ютс 

соответственно выходами второго и третьего разр дов второго преобразовател  кодов .

1разр.

Старший разр д 7&)

ра о

Viyb/VTf

(МР)

Но 6ход ЦАП5

Фиг. Z