SU1569822A1

SU1569822A1 - Устройство дл подсчета количества единиц в двоичном числе

Info

Publication number: SU1569822A1
Application number: SU884398425A
Authority: SU
Inventors: Павел Алексеевич Ким; Камил Салихович Алсынбаев; Владимир Аркадьевич Забелин; Николай Александрович Осипов
Original assignee: Вычислительный Центр Со Ан Ссср
Priority date: 1988-03-25
Filing date: 1988-03-25
Publication date: 1990-06-07

Abstract

Изобретение относитс к автоматике и вычислительной технике. Цель изобретени - сокращение аппаратурных затрат. Устройство содержит N-разр дный входной регистр 1, выходной регистр 2, преобразователь 3 двоичного кода в уплотненный код, преобразователь 4 уплотненного кода в код количества единиц. Преобразователь 3 содержит узел 7 управл емой инверсии, узел 8 формировани уплотненного кода, элемент НЕ 9 и матрицу 10 модулей. Узлы 7 и 8 св заны с входом 11 и получают от него управл ющие сигналы 0 или 1. Матрица 10 состоит из [(N + 1)/2] строк модулей, причем кажда I- строка содержит (N - I) модулей. 4 ил.

Description

ел

05

со оо

ND ЬЭ

Изобрг гение относитс к автоматике и пы чн лительчоп технике.

Ноль изобретени - гокращерше аппаратурных затрат.

На фиг. 1 изображена схема устройства дл подсчета количества единиц в двоичном числе} на фиг. 2 - схема выполнени узла управл емой инверсии; на фиг. 3 - схема выполнени узла формировани уплотненного кода (дл ); на фиг. 4 - схема выполнени матрицы модулей.

Устройство дл подсчета количества единиц в двоичном числе содержит п-разр дный входной регистр 1 (фиг.1), выходной регистр 2, преобразователь 3 двоичного кода в уплотненный код, преобразователь 4 уплотненного кода в код количества единиц, входы 5, выхо- ды 6, Преобразователь 3 содержит узел / управл емой инверсии, узел 8 формировани уплотненного кода, элемент НЕ 9 и матрицу 10 модулей. Устройство содержит также вход 11 признака непре- вышени половины количества единиц в двоичном числе. Узел 7 содержит разр дные модули 12, каждьги из которых содержит элемент И 13 и элемент И 14 (с инверсными входами). Узел 8 содер- жит группу элементов ИЛИ 15 и группу элементов ЗАПРЕТ 16. Матрица 10 содержит модули 17, каждый из которых содержит элемент ИЛИ 18 и элемент И 19 (фиг. 2 - 4) .

Устройство работает следующим образом .

На входной регистр 1 через входы устройства 5 заноситс код чиста. С выходов входного регистра 1 код числа передаетс на узел 7, управл емый по входу 11. Пусть сигнал входе 11 информирует устройство о том что число единиц в обрабатываемом коде не больше числа нулей, тогда узел 7 пропускает через себ информацию без изменени . Если на входе 11 сигнал О, то узел 7 инвертирует каждый разр д кода, обеспечива том самым подсчет числа нулей с помощью той же аппаратуры, подсчитывающей число единиц в коде. С выходов узла 7 обработанный код числа передаетс на матрицу 10 модулей 17, количество единиц на выходе которой равно количеству единиц во входном числе при общем ко- личестве единиц, не превышающем чиспо нулей, либо число нулеи во входном числе пои сигнале

I ,, I О на входе 1 1 .

Информаци из матрицы 10 поступает на входы узла 8, с помощью которого приводитс к уплотненному коду, равному количеству единиц по входном числе. Если с входа 11 поступает сигнал 1, то работа второй половины узла 8 (элементы ЗАПРЕТ 16) блокируетс , уплотненный код, равный количеству единиц во входном числе, поступает на входы преобразовател 4. Если на вход 11 поступает сигнал О, то на первую половину входов преобразовател 4 засылаютс 1, а на вторую половину входов преобразовател 4 посылаютс инверсные значени выходов матрицы 10.

Работа преобразовател 4 уплотненного кода в код количества единиц описывает с следующими формулами (дл случа ):

,;

а, Ь0 Ь4;

Ьг Ь4Ь6;

а,-Ь0 Ь, .лЬ6Ь7, где h,,Ь, ,Ь , . . . ,b 7 - сигналы на входах преобразовател 4,

сигналы на выходах преобразовател 4 .

Сигналы через выходной регистр 2 поступают па выходы 6. В результате на выходах 6 устройства образуетс код количества единиц во входном числе . Информаци о соотношении нулей и единиц на входе 11 может быть обеспечена аналоговыми пороговыми элементам .

Claims

Формула и з обретени

Устройство д 1 подсчета количества единиц в двоичном числе, содержащее входной регистр, выходной регистр, преобразователь двоичного кода в уплотненный код и преобразователь уплотненного кода в код количества единиц, причем входы устройства соединены с входами входного регистра, выходы которого соединены с входами преобразовател двоичного кода п уплотненный код, выходы которого соединены с входами преобразовани уплотненного кода в код количествл единиц, выходы которого соединенм с входами выходного регистра, выходы которого соединены с выходами усгропстна, при этом пр- образонате IH дпоичпого кода в уплотненный коч iM up H матрицу МОЛУлей , каждый из которых содержит элемент И и элемент ИЛИ, первые входы которых соединены с первым входом модул , вторые входы соединены с вторым входом модул , а выходы соединены соответственно с первым и вторым выходами модул , первый вход j-ro модул k-й строки матрицы (,...,n-k; ,..., Чп+1)/2J; n - разр дность входного регистра; Јх 1 - цела часть х) соединен с первым выходом j-ro модул (k-1)-и строки матрицы, второй вход р-го модул q-й строки матрицы lp 1,...,n-q-1; q 1,...,(n+1)/2) соединен с вторым выходом (р+1)-го модул q-й строки матрицы, второй вход (n-k)-ro модул k-й строки матрицы соединен с первым выходом (п-(с+ +1)-го модул (К-1)-й строки матрицы, отличающеес тем, что, с целью сокращени аппаратурных затрат, преобразователь двоичного кода в уплотненный код содержит узел управл емой инверсии, элемент НЕ и узел форми-

ровани уплотненного кода, содержащий группу элементов ИЛИ и группу элементов ЗАПРЕТ, выходы которых вл ютс выходами преобразовател двоичного кода в уплотненный код, причем первые входы элементов ИЛИ группы и информационные входы элементов ЗАПРЕТ группы соединены с выходом элемента НЕ, вход которого соединен с входом признака непревышени половины количества единиц в двоичном числе устройства и с управл ющим входом узла управл емой инверсии, информационные входы которого вл ютс входами преобразовател двоичного кода в уплотненный код, а выходы соединены с первыми входами модулей с первого по (п-1)-й и с вторым входом (n-l)-ro модул первой строки матрицы, второй выход первого модул q-rt строки матрицы соединен с вторым входом q-ro элемента ИЛИ группы и с управл ющим входом ( Q.n-f-1 )/2J- -q+1/-ro элемента ЗАПРЕТ группы.