SU1599995A1 - Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы - Google Patents
Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы Download PDFInfo
- Publication number
- SU1599995A1 SU1599995A1 SU884448673A SU4448673A SU1599995A1 SU 1599995 A1 SU1599995 A1 SU 1599995A1 SU 884448673 A SU884448673 A SU 884448673A SU 4448673 A SU4448673 A SU 4448673A SU 1599995 A1 SU1599995 A1 SU 1599995A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- synchronizer
- outputs
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике и технике св зи. Его использование в цифровых системах св зи и вещани позвол ет повысить точность преобразовани путем обеспечени оптимальной по критерию разборчивости амплитудно-частотной характеристики при одновременном уменьшении скорости цифрового потока. Устройство содержит входной регистр 1, цифровой экспандер 2, регистр 5 пам ти, вычитатель 6, кодопреобразователь 7, синхронизатор 8 и выходной регистр 9. Благодар введению управл емого инвертора 3 и делител 4 частоты на два за счет смены знака каждого второго отсчета обеспечиваетс инверси спектра передаваемого сигнала. 2 ил.
Description
Фиа 1
Изобретение относитс к вычислительной технике и технике св зи и может быть ислользовано в цифровых системах св зи и вещани . .
Цель изобретени - повьшение точности преобразовани путем обеспечени оптимальной по критерию разборчивости амплитудно-частотной характеристики (АЧХ) при одновременном умень- шении скорости цифрового потока,,
На фиг с 1 изображена функциональна схема устройства; на фиг с 2 - временные диаграммы его работы.
Устройство; содержит входной регистр 1, цифровой экспандер 2, управл емый инвертор 3, делитель 4 частоты на два , регистр 5 пам ти, вычитатель 6, кодопреобразователь 7, синхронизатор 8 и выходной регистр 9. На фиг. Г обозначены информационный вход 10, вход 11 синхронизации и тактовый вхо 12.
Цифровой экспандер 2 представл ет собой комбинационную логическую схем преобразовател кодов и- .служит дл раст гивани сжатого дл передачи импульсно-кодомодулированного (ИКМ)
сигнала.
Кодопреобразователь 7 служит дл обеспечени - алгоритма адаптации, Например , он может представл ть собой набор элементов ИЛИ, на первом из которых объединены второй и третий входы кодопреобразовател 7, на втором - четвертый, п тый и шестой, и н третьем элементе - седьмой-дес тый входы кодопреобразовател 7.
Синхронизатор 8 обеспечивает формирование сигналов управлени в соответствии с фиг. 2, где обозначено: Р - тактовые импульсы на входе 12; 5 - сигнал синхронизации на входе 11; Б - j- - сигналы соответственно
на первом - шестом выходах синхрони
затора 8; U - выходной сигнал устройства .
Устройство работает следующим образом .
Стандартный ИКМ-сигнал поступает с входа 10 на информационный вход входного регистра 1, где преобразуетс из последовательной формы в параллельную . Дл осуществлени записи на его тактовый и управл ющий входы подаютс тактовые сигналы f(t) из ап паратуры ИКМ и сигнал E(t) из синхронизатора 8. Т.к. аппаратура ИКМ передает компрессированный сигнал (No(t),
.
,..,N(t)), то с выходов регистра 1 он подаетс на входы экспандера 2, с выходов которого снимаютс сигналы линейной ИКМ (N (t) ,. .. ,N(t) ) .
Далее устройством производитс цифрова инверси спектра входного сигнала путем изменени знакового разр да кода каждого второго отсчета входного сигнала в инверторе 3, сигнал управлени на управл ющий вход которого подаетс с делител 4, где тактовый сигнал H(t) синхронизатора 8 делитс на два,
Коды выборок линейной ИКМ (), ...,H,,(L)) подаютс .на первые входы вычитател 6 и входы регистра 5 пам ти , который служит дл хранени предыдущей выборки линейной ИКМ. С выходов регистра 5 сигнал поступает на вторые входы (вычитающие) вычитател .6 в виде сигналов q)(t) ,..., Cp|(t) . После поступлени сигнала Q(t) из синхронизатора 8 на вычитатель 6 в нем происходит вычитание кода Lpj,(t) из кода N(t), Цри этом учитываютс знаки обеих выборок ИКМ. Сформированный сигнал разности (V,...,V,) поступает с выходов вычитател 6 на входы кодопреобразовател 7, в котором он подвергаетс кодированию в соответствии с выбранным законом адаптации ша- га приращени дельта-напр жени в зависимости от величины разности V,,.., V (стандартной вл етс адаптаци шага с переходной функцией, описываемой последовательностью чисел Фибоначчи ) .
Преобразованный код разност
0
0
5
D
V
,D совместно с сигналом со
5
знакового выхода вычитател 6, описывающим знак разности, подаетс на выходной регистр 9, в котором запомина етс под действием синхросигнала B(t) с п того выхода синхронизатора 8 и преобразуетс из параллельной формы в последовательную под действием тактового сигнала fp, поданного с шестого выхода синхронизатора 8, При этом на выходе выходного регистра 9, вл ющемс выходом устройства, по вл етс Дельта-модулированный поток Vд(t) единиц и нулей, следуювщх со скоростью, определ емой тактовой частотой f(.
Таким образом, в устройстве удаетс получить АЧХ, близкую к оптимальной по критерию разборчивости за счет инверсии спектра сигнала в инверторе 3 перед обработкой в дельта-модул торе , что позвол ет снизить скорость цифрового потока при сохранении разборчивости и качества передачи.
Claims (1)
- Формула изобретениУстройство дл преобразовани им- пульсно-кодомодулированных сигналов в дельта-модулированные сигналы, содержащее входной регистр,информацион ный вход которого вл етс информационным входом устройства, тактовый вход входного регистра объединен с тактовым входом синхронизатора и вл етс тактовым входом устройства, первый выход синхронизатора соединен с входом разрешени считьшани входного регистра, выходы которого подключены к информационным входам цифрового экспандера, разр дные выходы которого соединены с одноименными разр дами первых информационных входов вычитател и одноименными информационными входами регистра пам ти, знаковый и разр дные выходы которого подключены к одноименным разр дам вторых информационных входов вычитател , разр дные выходы которого соединены с входами кодопреобразовател выходы которого подключены к соответствующим разр дам информационных входов выходного регистра, вход синхро0505низации синхронизатора вл етс входом синхронизации устройства, второй - четвертый выходы синхронизатора соединен с входами синхронизации соответственно цифрового экспандера, регистра пам ти и вычитател , п тый и шестой выходы синхронизатора подключены соответственно,к входу разрешени записи и тактовому входу вькод- ного регистра, отличающее- с тем, что, с целью повышени точности преобразовани путем обеспечени оптимальной по критерию разборчивости амплитудно-частотнйй характеристики при одновременном уменьшении скорости цифрового потока, в устройство , введены управл емый инвертор и делитель частоты на два, вход и выход которого подключены соответственно к второму выходу синхронизатора и управл ющему входу управл емого инвертора , знаковый выход цифрового экспандера соединен с информационным входом управл емого инвертора, выход которого подключен к знаковому входу регистра пам ти и знаковому разр ду первых информационных входов вычитател , знаковый выход которого сое- Q динен со знаковым разр дом информационных входов выходного регистра, выход которого вл етс выходом устройстваа |lПЛJmaГIJlЛЛЛЛЛЛЛЛЛЛЛЛJlГLЛJ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884448673A SU1599995A1 (ru) | 1988-06-24 | 1988-06-24 | Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884448673A SU1599995A1 (ru) | 1988-06-24 | 1988-06-24 | Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1599995A1 true SU1599995A1 (ru) | 1990-10-15 |
Family
ID=21384774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884448673A SU1599995A1 (ru) | 1988-06-24 | 1988-06-24 | Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1599995A1 (ru) |
-
1988
- 1988-06-24 SU SU884448673A patent/SU1599995A1/ru active
Non-Patent Citations (1)
Title |
---|
Гитлиц М.В., Лев А.Ю. Теоретические основы многоканальной св зи, М.: Радио и св зь, 1985, с. 198, Авторское свидетельство СССР № 1264347, кл. Н 03 М 7/32, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3789144A (en) | Method for compressing and synthesizing a cyclic analog signal based upon half cycles | |
KR920700404A (ko) | 신호 맥동렬의 타이머 및 위상 위치의 정확한 디지틀 결정 방법과 장치 | |
SU1599995A1 (ru) | Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы | |
US3632876A (en) | Binary to pulse waveform converter | |
US5357248A (en) | Sampling rate converter | |
US3904963A (en) | System for the transmission of analog signals by means of pulse code modulation using non-recursive filters | |
SU1642526A1 (ru) | Устройство дл сдвига и преобразовани информации | |
JPS6255737B2 (ru) | ||
SU1307598A1 (ru) | Устройство дл коррекции шкалы времени | |
SU1547071A1 (ru) | Преобразователь кодов | |
SU1569813A1 (ru) | Устройство дл синхронизации канала ввода цифровой информации с магнитного носител | |
SU1396139A1 (ru) | Суммирующее устройство | |
KR0134478B1 (ko) | 펄스부호변조 데이터 변환 및 전송 장치 | |
SU1552345A1 (ru) | Цифровой синтезатор частотно-модулированных сигналов | |
JP2573010B2 (ja) | 同期符号検出回路 | |
SU1184101A1 (ru) | Устройство для передачи и приема информации | |
SU790218A1 (ru) | Устройство дл синхронизации сигналов тактовой последовательности | |
SU1343541A1 (ru) | Цифровой трехфазный генератор | |
RU1811006C (ru) | Преобразователь последовательного кода в параллельный | |
SU1100577A1 (ru) | Преобразователь фаза-код | |
SU1603360A1 (ru) | Генератор систем базисных функций Аристова | |
KR940023099A (ko) | 데이타의 직/병렬변환방법 및 장치 | |
SU1317661A1 (ru) | Устройство дл приема и преобразовани двоичного равновесного кода | |
SU1256088A1 (ru) | Устройство дл цифровой магнитной записи | |
JPS59178037A (ja) | 位相整合回路 |