SU1642526A1 - Устройство дл сдвига и преобразовани информации - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике может быть использовано при разработке аппаратуры сопр жени  носителей информации с устройствами ее обработки. Целью изобретени   вл етс  расширение области применени  устройства за счет возможности изменени  пор дка следовани  байтов выходной информации . Дл  достижени  этой цели в устройство введены группы 6 регистров сдвига, группа 5 формирователей сигналов сдвига и селектор 7. при этом выходна  последовательность байтов в словах может отличатьс  от входной. Задание требуемой выходной последовательности байтов осуществл етс  соответствующей коммутацией выходов дешифратора 3 с входами формирователей группы 5 формирователей сигналов сдвига. 1 ил.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке аппаратуры сопряжения носителей информации с устройствами ее обработки.

Целью изобретения является расширение области применения устройства за счет возможности изменения порядка следования байтов выходной информации.

На чертеже представлен пример выполнения устройства.

Устройство для сдвига и преобразования информации содержит счетчик 1 разрядов, счетчик 2 байтов, дешифратор 3, регистр 4 сдвига, группу 5 формирователей сигналов сдвига, группу 6 регистров сдвига, селектор 7, первый 8 и второй 9 элементы задержки, вход 10 синхронизации и информационный вход 11, выход 12.

Группа 5 формирователей сигналов сдвига реализована на элементах И, а селектор 7 - на элементе И-ИЛИ.

Устройство работает следующим образом.

Входная информация поступает последовательно словами по 32 бита, начиная с младшего бита, а выходная - параллельным кодом побайтно в необходимой последовательности байтов в пределах одного слова.

Допустим, что на выход необходимо выдавать сначала третий байт слова, затем первый, далее четвертый и последний - второй. Группа 6 регистров сдвига в этом случае состоит из четырех (по числу байтов в одном слове) однобайтовых сдвиговых регистров, информационные входы которых объединены и подключены к информационному входу 11, Тактовый вход каждого сдвигового регистра группы 6 регистров сдвига соединен с выходом соответствующего формирователя группы 5 формирователей сигналов сдвига. В процессе поступления последовательного кода информации первого слова с входа 11 в сопровождении синхронизирующих сигналов на входе 10 первый байт первого слова будет записан в первый сдвиговый регистр группы 6 регистров сдвига (на чертеже верхний регистр сдвига— первый, следующий за ним ниже - второй и т.д.), второй байт - во второй, третий - в третий и четвертый - в четвертый сдвиговые регистры группы 6 регистров сдвига.

Во время приема первого байта второго слова третий байт первого слова из третьего сдвигового регистра группы 6 регистров сдвига через селектор 7 будет переписан в регистр 4 сдвига и выдан параллельным кодом с выходов 12 в приемник информации, а первый байт второго слова будет записан в освободившийся третий сдвиговый ре гистр группы 6 регистров сдвига. После этого в приемник информации будет выдан первый, далее четвертый и затем второй байты первого слова, а в первом сдвиговом регистре группы 6 регистра сдвига будет находиться второй байт, во втором - четвертый, в третьем - первый и в четвертом третий байты второго слова.

. Во время приема третьего слова в приемник информации будет выдан сначала третий байт из четвертого сдвигового регистра, затем первый байт из третьего сдвигового регистра, далее четвертый байт из второго сдвигового регистра, второй байт из первого сдвигового регистра, при этом в первый сдвиговый регистр будет записан четвертый, во второй - третий, в третий второй и в четвертый сдвиговый регистр группы 6 регистров сдвига - первый байт третьего слова.

При приеме четвертого слова в приёмник будет выдана та же последовательность байтовое первом сдвиговом регистре будет находиться третий, во втором - первый, в третьем - четвертый, а в четвертом - второй байты четвертого слова.

При приеме пятого слова в приемник будет выдана та же последовательность байтов,,в первом сдвиговом регистре будет находиться первый, во втором - второй, в третьем - третий, а в четвертом - четвертый байты пятого слова.

Дальнейший алгоритм приема и выдачи информации будет аналогичен описанному выше.

Требуемая последовательность выдачи байтов задается порядком коммутации выходов дешифратора 3 с входами элементов И группы 5 формирователей сигналов сдвига.

Claims (1)

1. Формула изобретения

   Устройство для сдвига и преобразования информации, содержащее счетчик разрядов, вход которого является входом синхронизации устройства, а выход подключен к входу счетчика байтов, выходы которого соединены с информационными входами дешифраторами регистр сдвига, выходы которого являются информационными выходами устройства, отличающееся тем, что. с целью расширения области применения за счет возможности изменения порядка следования байтов выходной информации, в него введены группа регистров сдвига, группа формирователей сигналов сдвига, первый и второй элементы задержки и селектор, выход которого подключен к информационному входу регистра сдвига, тактовый вход которого соединен с выходом первого элемента задержки, вход которого соединен с выходом второго элемента задержки и со стробирующим входом дешифратора, выходы которого подключены к входам соответствующих формирователей сигналов сдвига группы в 5 соответствии с требуемым порядком следования байтов выходной информации, выходы формирователей сигналов сдвига группы соединены с тактовыми входами соответст вующих регистров сдвига группы и с соот-ветствующими управляющими входами селектора, информационные входы которого подключены к выходам соответствующих регистров сдвига группы, информационные входы которых являются информационным входом устройства, вход второго элемента задержки соединен с входом счетчика разрядов.