SU1023335A1 - Устройство дл определени количества единиц в двоичном числе - Google Patents

Abstract

УСТРОЙСТВО дацЯ ОПРЕДЕЛЕНИЯ КОЛИЧЕСТВА ЕДИНИЦ В ДБОИЧНОМ ЧИСЛЕ, содержшцее счетчик, два элеиданта И, элемент И-НЕ, М разр дных триггеров , h разр дных элементов И, vi разг .р дных элет ентов.ЙЯЙ, причем первый вход первого элемента И  вл етс  входом тактовых импульсов устройства , второй вход первого элемента И соединен с первыми входами элемента И-НЕ, второго элё;«гнта И, разр дного зЛ&м&та И nepBOtx) разр да и  вл етс  уп авл к 1щм входом устройства , второй вход второго И соединен с вторым входом элемента И-НЕ, выход которого соединен с третьим входе первого элемента И/ выход которого соединён с синхронизирующими входами разр дных триггеров и входом счетчика, выходы которого  влйютс  информационньини выходами устройства, выход второго злемента И  вл етс  выходом конца счета устройства, единичные выходы разр дных триггеров соединены с первьпли I ;входами соответствующих разр дных элементов ИЛИ, выход разр дного элемента ИЛИ i -го разр да ( f n-1) соединен с первым входом разр дного элемента и (± + 1)-го разр да , вторые входа разр дных элементов И  вл ютс  группой пр мых входов устройства, о т л и ч а. ю щ е е с   тем, что, с целью побыиени  быстродействи  и расширени  функциональных возможностей устройства путем контрол  на четность двоичного числа и обеспечени  возможности подсчета единиц в прризвольном количестве разр дов двоичного числа , в него введены контрольный триг- g .гер и третий элемент И, причем выход первого элемента И соединен со СЛ счетным ВХОДСЯ4 контрольного тригге- т ра, выход которого  вл етс  контроль тал выходом устройства, вторые и § третьи входы разр дных элементов ИЛИ образуют соответственно группу инверсных входов устройства и группу входов маски устройства, г:1ходы разр дных элементов ИЛИ соединены с соответствующими входами третьего 9Л@4ента И, выход которого соединен Ь9 с вторш входом второго элемента И, СО  ахрд разр дного элемента ИЛИ 4-го .разр да соединен с соответствун цими оэ входами всех последующих разр дных со ел элементов и, начина  с (i +2)-го 5 ар да.

Description

Изобретение относитс  к вычисли тельной технике и может быть исполь зовано в аппаратуре контрол  дискретных устройств.

Известно устройство дл  параллельного .счета количества единиц ( нулей)в двоичном числе, содержащее входной и выходной регистры, а также EogVj Vi групп сумматоров по V1/2K сумматоров в каждой группе (и - число разр дов кода .), .а также три элемента И, два элемента ИЛИ, элемент НЕ и триггер .режима 1}

Недостатками данного устройства йвл ютс  его невысокое быстродействие , обусловленное тем, что врем : задержки в устройстве складываетс  из времени пробега сигнала суммы вдоль сумматоров первой группы и времени пробега сигнаша переноса вдоль последних сумматоров групп, а также невозможность подсгчета числа единиц в произвольном количестве разр дов .

Наиболее близким к изобретению  вл етс  устройство дл  определени  количества единиц в двоичном числе, содержащее счетчик, два элемента И., элемент И-НЕ, а в каждом из разр дов два.элемента и, элемент ИЛИ и триггер t2 .

К недостаткам известного устройства относ тс : невысокое быстродействие , св занное с тем, что период тактовых импульсов зависит от задержки сигнала управлени  в разр дных элементах И и ИЛИ, котора  составл ет величину VI (.pyi+tviAM), (где : п-количество разр дов числа t kfii vtврем  задержки сигнала управлени  в элементе И и элементе ИЛИ)} отсутствие контрол  на четность двоичного числа, а также отсутствие возможности подсчета числа единиц в произвольном количестве разр дов; двоичное число может состо ть из операционной (операнд) и вспомогательной (признаки, контрольные разр ды , метки и т.д.) частей.. Часто возникает необходимость подсчета числа единиц только в операционной части двоичного числа, т.е. устройство должно обеспечивать два режима работы 1 - подсчет числа единиц во всех разр дах двоичного числа и 2 подсчет числа единиц в оп эеделенных разр дах двоичного числа, причем эти разр ды могут быть размещены в числе самым произвольным образом.

Цель изобретени  - повышение быстродействи  и расширение фунйцнонёшьных возможностей устройства путем контрол  на чётность двоичного числа и обеспечени  воэмсжности подсчета единиц в произвольном количёс ве разр дов двоичного числа.

Поставленна  цель достигаетс  тем, что в устройство дл  определени  количества единиц в двоичном числе , содержащее счетчик, два элемента И, элемент И-НЁ,И разр дных триггеров , Vi разр дных элементов Н, И разр дных элементов ИЛИ, причем первый вход первого элемента И  вл етс  входом тактовых импульсов устройства , второй вход первого элемента И соединен с первыми входами элемента И-НЕ, второго элемента И, разт р дногоэлемента И первого разр да :и  вл етс  управл ющим входс 1 устройства , второй вход второго элемента И соединен с вторым входом элемента И-тНЕ, выход которого соединен с третьим входом первого элемента И, выход которого соединен с синхронизирующими входами разр дных триггеров и входом счетчика, выходы которого  вл ютс  информационными выходами устройства, выход второго элемента И  вл етс  выходом конца счета устройства, единичные выходы разр дных триггеров соединены с первыми входами соответствующих разр дных элементов ИЛИ, выход разр дного элемента ИЛИ i.-го разр да (-1 1тП-1) соединен с первым входом разр дного элемента И (1+1 )-го разр да, вторые входы разр дных элементов И  вл ютс  группой пр мых Входов устройства, введены контрольный , триггер и третий элемент И, причем выход первого элемента И соеди-г нен со счетным входом контрольного триггера, вых.од которого  вл етс  контрольным выходом устройства, вторые и третьи входы разр дных элементов ИЛИ образуют соответственно группу инверсных входов устройства и группу входов маски устройства, Еиходы разр дных элементов ИЛИ соединены а соответствук чими входами третьего элемента И, выход которого соединен с вторым входом второго элемента И, выход разр дного элемента ИЛИ i-го разр да соединен с соответствующими входами всех последующих разр дных элементов И, начина  с (+ 2) -го разр да.

Введение триггера со счетным входом позвол ет проводить контроль на четность параллельйо с подсчетом Числа единиц за врем , равное количеству тактов по числу единиц в двоичном числе или в его части. Введение; св зей между выходами предьщущих разр дных элементов ИЛИ с входами всех последующих разр дных элементов И, а также введение дополнительного элемента И, присоединенного к входам с выходами всех разр дных элементов ИЛИ, а вьОсодом с вторыми входами элементов И-НЕ и второго элемента И позволило организовать цепь параллельного запрета от предыдущих единичных разр дов на последующие, что сократило врем  задержки до величины. Т и + Силк . т.е. позволило уменьшить врем  распространени  управл ющего сигнала в (и-1) раз, а значит увеличить быстродействие устройства, v Введение св зей между третьими входами разр дных элементов ИЛИ с соответствующими входами маскирова ни  разр дов устройства позволило ввести блокировку тех разр дов, .кррые несут вспомогательную информаци и подсчет единиц в которых производить не нужно. На чертеже приведена структурна  схема устройства. / Устройство содержит счетчик 1, разр дные элементы И 2, разр дные элементы ИЛИ 3, разр дные триггеры 4, третий элемент И 5,.группу пр мы входов 6 устройства, группу инверсных входов 7 устройства, управл ющий вход 8 устройства, второй элемент И 9, элемент И-НЁ 10, первый , элемент И 11, вход 12 тактовых импульсов устройства, контрольный три гер 13, группу входов 14 маски устройства , контрольный выход устррйства , информационные выходы устройства , . - . - . . Устройство работает следующим . об разом. В исходном состо нии все разр дные триггеры 4, контрольный триггер 13 и счетчик 1 наход тс  в нулевом состо ний. На входы б и 7 подают пр мой и инверсный сигналы от соответствующих разр дов числа. ДопусТИМ , необходимо произвести подсчет числа единиц, наход щихс  во всех разр дах числа, что соответствует режиму 1. Дл  этого на все входы 14 маски устройства подаетс  уровень логического нул . При поступлении на ущзавл ющий вход 8 управл ющего сигнала происходит либо подготовка разр дного триггера 4 первого разр да к перехо ду в единичное состо ние (через раз р дный элемент И 2, если на пр мом входе б единичный сигнал), либо пере дача упраЬл ющего сигнала на раэр д ны«е; элементы И 2 .всех йосдедуюиих разр дов (через разр дный элемент ИЛИ 3, если единичный сигнал на инверсном входе 7), Распространение .управл ющих сигналов от выходов предыдущих разр дных элементов ИЛИ 3, на вторые входы которых от соответствующих инверсных входов 7 устройства поступают логические единицы, до входов последующих разр дных элементов И 2 происходит с задержкой, равнойСу,ду| (времени задержки в раэр дном элементе ИЛИ 3). Таким образом, на входах каждого разр дного элемента И 2 устанавливаютс  единицы от тех предыдущих разр дов, у которых по пр мому входу 6 действует логическа  единица. Все , единицы будут на входе того разр дного элемента и 2, который  вл етс  ближайшим к управл ющему входу 8 из всех разр дов, по пр мому входу 6 которых действует логическа  единица . В таком разр де триггер 4 считаетс  подготовленным к переключе- . ни м. При поступлении тактового импульса первый элемент И 11 выдает сигнал, и триггер, подготовленный к переключению, перехрдит в единичное состо ние, что вызывает распространение с задержкой управл ющего сигнала на сё последующие разр дные элементы И 2. При этом подготовленным к переключению становитсА разр дный триггер 4 ближайшего разр да к предыдущему из тех разр дов, на приемные входы б которых действует логическа  единица. Этот процесс продолжаетс  до тех пор, пока на всех входах, а значит и на выходе третьего элемента И 5не по витс  сигнал, который через второй элемент И 9 поступает на выход конца счета устройства, что означает возможность чтени  состо ни  счетчика 1. Содержимое счетчика 1 равно числу тактовых импульсов, потребовавшихс  дл  продвижени  управл ющего сигнала от первого до пос|Леднег6 разр да, и точно соответстгвует числу единиц двоичного числа на входе устройства. Одновременно , импульсы с выхода первого элемента И 11 поступают на счетный вход контрольного триггера 13, который осуществл ет операцию суммировани  по модулю два входных импульсов. В момент по влени  сигнала на выходе кон ца счет.а устройству (на выходе второго элемента И 9) на выходе контрольного триггера 13 находитс  признак четности двоичного числа. В случае, когда необходим режим 2 подсчета числа единиц не во всех . разр дах двоичного числа, на входы 14 маски тех разр дов, которые масшфуютс , подаетс  лргическа  единица . Этот сигнал через соответствуюwfie разр дные элементы ИЛИ 3 поступает на Ъходы прследуюидах разр дных элементов И 2, Таким образом, управл ющий сигнал проходит через замаскированные разр ды, не останавлива сь в тех разр дах, по пр мому входу б которых действует логическа  единица. Предлагаемое устройство позвол |2и -.0,5 раз сокрает примерно в - 3,5 тить период тактовых сигналов по сравнению с периодом тактовых сигналов /устройства-прбтРтипа, что увеличивает быстродействие устройства.

Кроме того, предлагаемое устройство обладает более широкими функциональными возможност ми, позвол ет проводить.контроль на четность

входной информации, и обладает возможностью суммировани  содержимого произвольного числа разр дов входного числа.

Claims (1)

1. УСТРОЙСТВО⁴ДЛЯ ОПРЕДЕЛЕНИЯ КОЛИЧЕСТВА ЕДИНИЦ В ДВОИЧНОМ ЧИСЛЕ, содержащее счетчик, два элемента И, элемент И-НЕ, И разрядных триггеров, h разрядных элементов и, η разрядных элементов.ИЛИ, причем первый вход первого элемента И является входом тактовых импульсов устройства, второй вход первого элемента

   И соединен с первыми входами элемента И-НЕ, второго элемента И, разрядного элемента И первого разряда и является управляющим входом устройства, второй вход второго элемента И соединен с вторым входом элемента • И-НЕ, выход которого соединен с третьим входе»! первого элемента И, выход которого соединён с синхронизирующими входами разрядных триггеров и входом счетчика, выходы которого явлйются информационными выходами устройства,· выход второго элемента И является выходом конца счета! устройства, единичные выходы разряд-.

   ных триггеров соединены с первыми ι входами соответствующих разрядных элементов ИЛИ, выход разрядного элемента ИЛИ i -го разряда (Ыг п-1) соединен с первым входом разрядного элемента И (1 + 1)-го разряда, вторые входа разрядных элементов И являются группой прямых входов устройства, отлича.ющ е е с я тем, что, с целью повышения быстродействия и расширения функциональных возможностей устройства путем контроля на четность двоичного числа и обеспечения возможности подсчета единиц в произвольном количестве разрядов двоичного числа, в него введены контрольный триг- § ·;_ гер и третий элемент И, причем выход первого элемента И соединен со . счетным входсяи контрольного триггера, выход которого является контроль· ным выходом устройства, вторые и третьи входы разрядных элементов ИЛИ образуют соответственно группу инверсных входов устройства и группу входов маски устройства, выходы разрядных элементов ИЛИ соединены с соответствующими входами третьего элемента и, выход которого соединен, с вторым входом второго элемента И, выход разрядного элемента ИЛИ -ί-го .разряда соединен с соответствующими входами всех последующих разрядных -элементов И, начиная с (i + 2)-го разряда. , ]с g ю со со со сл • 2