JP2508291B2 - シリアル入出力回路 - Google Patents

シリアル入出力回路

Info

Publication number
JP2508291B2
JP2508291B2 JP1234337A JP23433789A JP2508291B2 JP 2508291 B2 JP2508291 B2 JP 2508291B2 JP 1234337 A JP1234337 A JP 1234337A JP 23433789 A JP23433789 A JP 23433789A JP 2508291 B2 JP2508291 B2 JP 2508291B2
Authority
JP
Japan
Prior art keywords
counter
clock
signal
shift register
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1234337A
Other languages
English (en)
Other versions
JPH0397055A (ja
Inventor
靖宏 南出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1234337A priority Critical patent/JP2508291B2/ja
Publication of JPH0397055A publication Critical patent/JPH0397055A/ja
Application granted granted Critical
Publication of JP2508291B2 publication Critical patent/JP2508291B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、データをシリアルに入出力を行なうシリ
アル入出力回路に関するものである。
〔従来の技術〕
従来のシリアル入出力回路としては例えば第2図に示
すようなものがあった。
図において、CKはこのシリアル入出力回路のシフト動
作を行なわせるためのクロック信号、1はクロック信号
CKに同期してデータをシフトするシフトレジスタ、SIN
はシフトレジスタ1へのシリアルデータ入力端、SOUT
シフトレジスタ1からのシリアルデータ出力端、2はシ
フトレジスタ1のビット数分のクロック信号CKをカウン
トした時にシリアル送受信が終了したことを示す送受信
終了信号を出力するクロックカウンタである。
次に動作について説明する。ここでシフトレジスタ1
のビット数は8ビットであるとして説明する。
シフトレジスタ1はクロック信号CKが1サイクル入力
されるとデータを1ビットシフトし、シフトによってと
び出した1ビットのデータをシリアルデータ出力端SOUT
に出力する。それと同時に、シフトレジスタ1はシフト
により足りなくなる1ビットのデータをシリアルデータ
入力端SINから取り込む。シフトレジスタ1は、クロッ
ク信号CKが入力され続ける限り、この動作をくり返す。
シフトレジスタ1に送信したい8ビットデータを書き込
み、クロック信号CKを8サイクル入力すると、シリアル
データ出力端SOUTから8ビットのデータが出力される。
また、クロック信号CKに同期してシリアルデータ入力端
SINからデータを入力すると、クロック信号CKが8サイ
クル入力された時点でシフトレジスタ1には8ビットの
データがシリアルデータ入力端SINから入力される。
クロックカウンタ2は、シフトレジスタ1が8ビット
のシフト動作を行なったことを他の回路(例えばCPU)
に知らせるために、クロック信号CKを8サイクルカウン
トすると送受信終了信号を出力する。
〔発明が解決しようとする課題〕
従来のシリアル入出力回路は上述したようにクロック
信号CKが直接にシフトレジスタ1に入力される構成とな
っているので、クロック信号CKが入力されると必ずシリ
アル送受信が行なわれてしまい、例えばクロック信号CK
が入力され、クロック信号CKの特定のバイトのみでシリ
アル入出力処理を行なうといったことができないという
問題点があった。
この発明は上記のような問題点を解決するためになさ
れたもので、クロック信号の例えば特定バイトでシリア
ル送受信を行なえるシリアル入出力回路を提供すること
を目的とする。
〔課題を解決するための手段〕
この発明に係るシリアル入出力回路は、クロック信号
に同期してデータをシフトするシフトレジスタ1と、こ
のシフトレジスタ1においてデータが特定回数シフトし
たことを知らせるためにクロック信号をカウントする第
1のカウンタ(クロックカウンタ2)と、この第1のカ
ウンタが特定回数カウントした時に出力されるクロック
カウント信号をカウントする第2のカウンタ(バイトカ
ウンタ3)と、この第2のカウンタのカウント値が特定
値になった時にのみシフトレジスタ1のクロック信号に
よるシフト動作を許可する制御を行なうクロック制御回
路4とを備えたものである。
〔作用〕
シフトレジスタ1はクロック信号に同期してデータを
シフトする。第1のカウンタ(クロックカウンタ2)は
シフトレジスタ1においてデータが特定回数シフトした
ことを知らせるためにクロック信号をカウントする。第
2のカウンタ(バイトカウンタ3)は第1のカウンタ
(クロックカウンタ2)が特定回数カウントした時に出
力されるクロックカウント信号をカウントする。クロッ
ク制御回路4は、第2のカウンタ(バイトカウンタ3)
のカウント値が特定値になった時にシフトレジスタ1の
クロック信号によるシフト動作を許可する制御を行な
う。
〔発明の実施例〕
第1図はこの発明の一実施例に係るシリアル入出力回
路の構成を示すブロック図である。図において、1はク
ロック信号CKに同期してデータをシフトするシフトレジ
スタ、2はシフトレジスタ1においてデータが特定回数
シフトしたことを知らせるためにクロック信号CKをカウ
ントするクロックカウンタ(第1のカウンタ)、3はク
ロックカウンタ2が特定回数カウントした時に出力され
るクロックカウント信号をカウントするバイトカウンタ
(第2のカウンタ)、4はバイトカウンタ3のカウント
値が特定値になっこ時にシフトレジスタ1のクロック信
号CKによるシフト動作を許可する制御を行なうクロック
制御回路、5はシリアル入出力の送受信が終了したこと
を示す送受信終了信号を制御する終了信号制御回路であ
る。
次に動作について説明する。シフトレジスタ1は従来
のシリアル入出力回路と同じ動作をする。ここで、シフ
トレジスタ1のビット数は例えば8ビットとする。クロ
ックカウンタ2は、クロック信号CKを8サイクルカウン
トするごとにオーバフロー信号(クロックカウント信
号)を出力する。バイトカウンタ3は、クロックカウン
タ2からのオーバフロー信号をカウントし、カウント値
が所定値になっている間、シリアル送受信が行なえるよ
う制御信号をクロック制御回路4と終了信号制御回路5
に出力する。即ち、クロック制御回路4(オアゲート)
の一方の入力端に供給されているクロック信号CKは、バ
イトカウンタ3からの制御信号によりスルーパス(有
効)となり、このスルーパスされるクロック信号(トリ
ガ信号)により、シフトレジスタ1が動作する。バイト
カウンタ3から制御信号が出力されていない時は、クロ
ック制御回路4の出力は一定値(「0」あるいは
「1」)となり、シフトレジスタ1にはトリガ信号が供
給されないのでシフトレジスタ1は動作しない。
また終了信号制御回路5を説明するに際して、例え
ば、クロックカウンタ2がオーバフロー信号として論理
値「0」を出力し、バイトカウンタ3はオーバフロー信
号を3回カウントしたとき制御信号として論理値「0」
を出力する場合を考えてみる。クロックカウンタ2から
オーバフロー信号が1回,2回出力された時点ではまだバ
イトカウンタ3の出力論理値は「1」であり、終了信号
制御回路5の入力論理値は「0」「1」であるから、終
了信号制御回路5の出力論理値は「1」である。そし
て、バイトカウンタ3がオーバフロー信号を3回カウン
トして、バイトカウンタ3の出力論理値が「0」に変化
すると、終了信号制御回路5の入力論理値は「0」
「0」となるから、終了信号制御回路5の出力論理値は
「0」となる。従って、この出力論理値「0」を送受信
終了信号として用いればよい。
言い換えれば、終了信号制御回路5(オアゲート)
は、バイトカウンタ3からの制御信号に基づいてクロッ
クカウンタ2からの出力をスルーパスさせて、これを送
受信終了信号として出力する回路(オアゲート)であ
る。ここで、バイトカウンタ3は例えばダウンカウンタ
とし、カウント値が“0"になっている間、制御信号を出
力するものとする。クロック制御回路4は、バイトカウ
ンタ3の内容が“0"の間、入力されるクロック信号CKを
シフトレジスタ1に伝え、シフト動作をさせるように働
く。また、終了信号制御回路5は、バイトカウンタ3の
内容が“0"の間にクロックカウンタ2から出力されるオ
ーバフロー信号を送受信終了信号として出力するように
働く。
したがって、読みとばしたいクロック信号CKのバイト
数をバイトカウンタ3に書き込んでおくと、クロックカ
ウンタ2のオーバフロー信号でバイトカウンタ3がダウ
ンカウントし、その内容が“0"になるまでシリアル送受
信は行なわれず、クロック信号CKを読みとばしたいバイ
ト数分とばすと、バイトカウンタ3の内容は“0"とな
り、次の1バイト分のクロック信号CKの8サイクルはシ
フトレジスタ1によりシリアル送受信が行なわれる。ま
た、この送受信が終ると送受信終了信号も終了信号制御
回路5から出力される。その後バイトカウンタ3は、ま
たダウンカウントするため、その内容は“0"ではなくな
り、その後のクロック信号CKではシリアル送受信が行な
われなくなる。
このように上記実施例によれば、バイトカウンタ3の
値が特定の値の時にしかシフトレジスタ1がシフト動作
をしないので、複数バイト分のクロック信号CKが入力さ
れ、その内の特定バイトのクロック信号CKでしかシリア
ル送受信を行ないたくない時に、何バイト後にシリアル
送受信を行なうかの情報をバイトカウンタ3に書き込ん
でおくことにより、指定した時以外のクロック信号CKで
シリアル送受信をしてしまうことがなくなる。
なお、上記実施例ではシフトレジスタ1を8ビットと
したが、ビット数に制限はなく、クロックカウンタ2が
オーバフローするカウント数をシフトレジスタ1のビッ
ト数と同じにしてあれば良い。また、バイトカウンタ3
はアップカウンタでも良く、内容が“0"以外の特定の値
でシリアル送受信するようにしても良い。
また、クロック制御回路4と終了信号制御回路5を工
夫することにより従来のシリアル入出力回路と同一の機
能も実現できるようにしても問題はない。例えばクロッ
ク制御回路4はバイトカウンタ3の出力信号にかかわら
ずクロック信号CKをシフトレジスタ1に与えるように制
御するように構成すればよい。また、終了信号制御回路
5はバイトカウンタ3の出力信号にかかわらずクロック
カウンタ2の出力信号を送受信終了信号として出力する
構成とすればよい。
〔発明の効果〕
以上のように本発明によれば、第1のカウンタがクロ
ック信号を特定回数カウントした時に出力されるクロッ
クカウント信号をカウントする第2のカウンタと、この
第2のカウンタのカウント値が特定値になった時にシフ
トレジスタのクロック信号によるシフト動作を許可する
制御を行なうクロック制御回路とを備えて構成したの
で、クロック信号の例えば特定バイトの時にシリアル送
受信を行なうことが可能となり、何バイト分ものクロッ
ク信号が入力されるが、その中の特定バイトのクロック
信号でシリアル送受信をしたい場合に、不必要なシリア
ル入出力処理をする必要がなく、このシリアル入出力回
路を持った例えばマイクロコンピュータは他の処理に専
念することができ、処理効率の向上を図れるという効果
が得られる。
【図面の簡単な説明】
第1図はこの発明の一実施例に係るシリアル入出力回路
の構成を示すブロック図、第2図は従来のシリアル入出
力回路の構成を示すブロック図である。 1……シフトレジスタ、2……クロックカウンタ(第1
のカウンタ)、3……バイトカウンタ(第2のカウン
タ)、4……クロック制御回路。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】クロック信号に同期してデータをシフトす
    るシフトレジスタと、このシフトレジスタにおいてデー
    タが特定回数シフトしたことを知らせるためにクロック
    信号をカウントする第1のカウンタと、この第1のカウ
    ンタがクロック信号を特定回数カウントした時に出力さ
    れるクロックカウント信号をカウントする第2のカウン
    タと、この第2のカウンタのカウント値が特定値になっ
    た時に上記シフトレジスタのクロック信号によるシフト
    動作を許可する制御を行なうクロック制御回路とを備え
    たことを特徴とするシリアル入出力回路。
JP1234337A 1989-09-08 1989-09-08 シリアル入出力回路 Expired - Lifetime JP2508291B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1234337A JP2508291B2 (ja) 1989-09-08 1989-09-08 シリアル入出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1234337A JP2508291B2 (ja) 1989-09-08 1989-09-08 シリアル入出力回路

Publications (2)

Publication Number Publication Date
JPH0397055A JPH0397055A (ja) 1991-04-23
JP2508291B2 true JP2508291B2 (ja) 1996-06-19

Family

ID=16969410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1234337A Expired - Lifetime JP2508291B2 (ja) 1989-09-08 1989-09-08 シリアル入出力回路

Country Status (1)

Country Link
JP (1) JP2508291B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5073935B2 (ja) * 2005-10-06 2012-11-14 オンセミコンダクター・トレーディング・リミテッド シリアルデータ入力システム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691546B2 (ja) * 1986-03-07 1994-11-14 株式会社日立製作所 通信制御方法および装置

Also Published As

Publication number Publication date
JPH0397055A (ja) 1991-04-23

Similar Documents

Publication Publication Date Title
KR100240873B1 (ko) 송수신 겸용의 레지스터를 갖는 직렬인터페이스장치
US4945518A (en) Line memory for speed conversion
JPH08508623A (ja) データ通信システム
JP3459339B2 (ja) Ppm方式を採用する変調回路、復調回路及び変復調回路システム
JP2508291B2 (ja) シリアル入出力回路
JP3064435B2 (ja) 一連のビット流周波数を2倍または1/ 2にする装置
JPH05258589A (ja) 可変長シフトレジスタ
JP2508322B2 (ja) シリアルi/o回路内臓マイクロコンピュ―タ
JPH11509658A (ja) 拡張されたチップ選択リセット装置および方法
JPH05347651A (ja) データフレーム間の休止時間設定回路
JP3063433B2 (ja) マイクロプロセッサ
KR100256230B1 (ko) 시스템감시기능을가진타이머장치
SU1282143A1 (ru) Устройство дл ввода информации
JPH04101263A (ja) クロック装置
JPH05315971A (ja) シリアル−パラレル変換回路
SU1116547A1 (ru) Устройство дл выделени рекуррентного синхросигнала
JPH02288796A (ja) リモコン送信用集積回路
JPH0376350A (ja) シリアルi/o回路
JPH05120219A (ja) データ送信回路
SU1231494A2 (ru) Устройство дл генерации тестовых последовательностей
SU1642526A1 (ru) Устройство дл сдвига и преобразовани информации
JPS6367052A (ja) シリアルデ−タの送信装置
KR19980043765A (ko) 대용량 icps에서 고속 직렬 통신 회로
JPH06132786A (ja) パルス出力回路
JPH0433153A (ja) マイクロコンピュータのシリアル通信回路