KR100256230B1 - 시스템감시기능을가진타이머장치 - Google Patents
시스템감시기능을가진타이머장치 Download PDFInfo
- Publication number
- KR100256230B1 KR100256230B1 KR1019970029637A KR19970029637A KR100256230B1 KR 100256230 B1 KR100256230 B1 KR 100256230B1 KR 1019970029637 A KR1019970029637 A KR 1019970029637A KR 19970029637 A KR19970029637 A KR 19970029637A KR 100256230 B1 KR100256230 B1 KR 100256230B1
- Authority
- KR
- South Korea
- Prior art keywords
- counting
- bit
- bit data
- storage means
- data storage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
본 발명은 감시 타이머 기능을 타이머 장치 내에서 함께 처리하여 별도의 감시 타이머가 필요 없는, 면적 개선 및 사이클 효율을 높인 시스템 감시기능을 가진 타이머 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 시스템 감시 기능을 포함하는 타이머 장치에 있어서, 임의의 초기값을 각각 가지며, 카운팅을 위한 데이터를 저장하기 위한 다수의 제1 N비트 데이터 저장 수단; 감시 카운팅을 위한 2N비트 데이터 중 카운팅할 상위 N비트 데이터를 저장하는 제2 N비트 데이터 저장 수단 및 하위 N비트 데이터를 저장하는 제3 N비트 데이터 저장 수단; 및 클럭 신호 및 상기 클럭 신호에 대응되는 임의의 해당 사이클에서 차례로 인에이블되는 다수의 제어 신호들에 응답하여 상기 다수의 제1 N비트 데이터 저장 수단으로부터 출력되는 카운팅을 위한 N비트 데이터를 입력받아 다운 카운팅하고, 상기 클럭 신호 및 감시 카운팅 사이클에서 인에이블되는 감시 카운팅 인에이블 신호에 응답하여 상기 제2 및 제3 N비트 데이터 저장 수단으로부터 출력되는 상기 감시 카운팅을 위한 2N비트 데이터를 입력받아 다운 카운팅하기 위한 2N비트 카운팅 수단을 포함하여, 타이머 모드 시 상기 2N비트 카운팅 수단으로부터 출력되는 카운팅 결과 중 하위 N비트 데이터를 해당 사이클에서 동작하는 상기 제1 N비트 데이터 저장 수단에 저장하고, 시스템 감시 모드 시 상기 2N비트 카운팅 수단으로부터 출력되는 카운팅 결과 중 상위 N비트 데이터는 상기 제2 N비트 데이터 저장 수단에 저장하고, 하위 N비트 데이터는 상기 제3 N비트 데이터 저장 수단에 저장하며, 상기 카운팅 결과가 "0"일 경우 시스템 리셋 신호를 출력한다.
Description
본 발명은 마이크로컨트롤러(MicroController Unit, 이하 MCU라 함) 내부의 타이머 장치에 관한 것으로, 특히 시스템 감시기능을 가진 타이머 장치에 관한 것이다.
일반적으로, 종래의 16비트 MCU는 3개의 16비트 타이머와 이 타이머들과는 별도로 시스템 감시 기능을 하는 1개의 32비트 감시 타이머를 구비하며, 이때 3개의 타이머(Timer0, Timer1, Timer2)는 하나의 16비트 카운터를 공유하며, 32비트 감시 타이머를 위해서는 별도의 32비트 카운터를 구성한다.
즉, MCU 타이머 장치는 하나의 16비트 카운터를 공유하는 3개의 16비트 타이머로 구성되어 있으며, 각각 해당 레지스터에서 카운팅할 값을 읽어와서 다운 카운팅(down counting)을 한 후 다시 해당 레지스터에 카운팅한 값을 쓰게 된다.
한편, 감시 타이머는 시스템 감시 기능을 위해 카운팅할 값을 읽어와서 별도의 32비트 카운터를 사용해 다운 카운팅을 하고, 이 카운터의 값이 "0"이 되면 시스템의 리셋과 연결시켜 시스템을 리셋시키거나, 인터럽트 처리를 위한 해당 출력을 "로우"로 떨어뜨린다.
도 1a는 종래 기술에 따른 16비트 MCU의 타이머 장치에 대한 일부 블록도이고, 도 1c는 상기 도 1a의 타이머 장치에 사용되는 클럭 신호 및 동작 사이클을 도시한 도면이다.
도 1a에 도시된 바와 같이, 종래의 타이머 장치는 3개의 타이머(Timer0, Timer1, Timer3)가 공유하며 클럭 신호(CLKOUT)에 응답하여 카운팅 동작을 수행하는 16비트 카운터, 및 각 타이머의 카운팅할 값을 저장하고 있는 3개의 16비트 데이터 레지스터(T0CNT, T1CNT, T2CNT)로 이루어진다. 상기 카운터는 도 1c의 신호 다이어그램에서 보여지듯이 로우레벨에서 동작하는 시스템 리셋 신호인 RESIN이 "로우"에서 "하이"로 바뀌고 난 후 그 다음 클럭신호(CLKOUT)의 하강 엣지에서부터 동작한다.
종래 타이머 장치의 동작을 도 1a와 도 1c를 참조하여 설명한다.
먼저, 시스템 리셋 신호 RESIN이 "하이"로 천이된 그 다음번 클럭신호(CLKOUT)의 하강 엣지에서 시작하는 제1 사이클은 Timer0이 동작하는 사이클로서, 이 사이클에서는 Timer0의 16비트 데이터 레지스터(T0CNT)의 값을 카운터의 입력으로 인가받아 카운터에서 다운 카운팅하고, 다운카운팅된 값을 다시 T0CNT에 쓴다. 계속해서, 제1 사이클의 그 다음 사이클인 제2 사이클에서는 Timer1이 동작한다. 이 사이클에서는 Timer1의 16비트 데이터 레지스터(T1CNT)의 값을 카운터의 입력으로 인가받아 카운터에서 다운 카운팅하고, 다운카운팅된 값을 다시 T1CNT에 쓴다.
그리고, 제2 사이클의 그 다음 사이클인 제3 사이클에서는 Timer2가 동작하는 데, 이 사이클에서는 카운터의 입력으로 Timer2의 16비트 데이터 레지스터(T2CNT)의 값이 인가되어 카운터에서 다운 카운팅하고 다운카운팅된 값을 다시 T2CNT에 쓴다. 마지막으로, 제3 사이클 다음의 마지막 제4 사이클은 유휴 사이클(idle cycle, Ti)로서 타이머가 동작하지 않는 사이클이다.
상술한 바와 같이, 타이머 장치에 구비된 각 타이머는 4사이클마다 한 번씩 각 타이머에 해당되는 각 레지스터로부터 값을 읽어와서 16비트 카운터에서 값을 다운 카운팅한 후 다시 그 값을 해당 레지스터에 쓰는 동작으로 그 기능을 수행한다.
도 1b는 종래의 32비트 카운터를 사용하는 감시 타이머에 대한 블록도로서, 클럭 신호(CLKOUT)에 응답하여 카운팅 동작을 수행하는 32비트 카운터, 및 하이데이터와 로우데이터 각각 저장하는 16비트 데이터 레지스터(WDTHigh, WDTLow)로 이루어진다.
먼저, 감시 타이머가 인에이블되면, 32비트 카운터는 WDTHigh, WDTLow 레지스터에 저장되어 있는 16비트의 데이터를 로딩하여 전체 32비트를 다운카운팅 한 후 "0"이 되는 순간에 이를 알리는 출력신호(WDTOUT)를 내보내고, 다시 WDTHigh, WDTLow의 값을 로딩한다.
상기와 같이 이루어지는 종래의 기술은 타이머 장치에서 사용되는 16비트 카운터와 감시 타이머를 위한 32비트 카운터가 별도로 존재하기 때문에, 전체 칩에서 타이머 장치의 면적이 상대적으로 커지게 되는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 감시 타이머 기능을 타이머 장치 내에서 함께 처리하여 별도의 감시 타이머가 필요 없는, 면적 개선 및 사이클 효율을 높인 시스템 감시기능을 가진 타이머 장치를 제공하는데 그 목적이 있다.
도 1a는 종래 기술에 따른 16비트 MCU의 타이머 장치에 대한 일부 블록도.
도 1b는 종래의 32비트 카운터를 사용하는 감시 타이머에 대한 블록도.
도 1c는 상기 도 1a의 타이머 장치에 사용되는 클럭 신호 및 동작 사이클을 도시한 도면.
도 2a는 본 발명의 일실시예에 따른 시스템 감시기능을 포함한 타이머 장치에 대한 블록 다이어그램도.
도 2b는 상기 도 2a의 타이머 장치에 사용되는 클럭 신호 및 동작 사이클을 도시한 도면.
도 3은 본 발명의 일실시예에 따른 상기 도 2의 시스템 감시기능을 포함한 타이머 장치에 구비된 32비트 카운터의 내부 블록도.
상기 목적을 달성하기 위한 본 발명은, 시스템 감시 기능을 포함하는 타이머 장치에 있어서, 임의의 초기값을 각각 가지며, 카운팅을 위한 데이터를 저장하기 위한 다수의 제1 N비트 데이터 저장 수단; 감시 카운팅을 위한 2N비트 데이터 중 카운팅할 상위 N비트 데이터를 저장하는 제2 N비트 데이터 저장 수단 및 하위 N비트 데이터를 저장하는 제3 N비트 데이터 저장 수단; 및 클럭 신호 및 상기 클럭 신호에 대응되는 임의의 해당 사이클에서 차례로 인에이블되는 다수의 제어 신호들에 응답하여 상기 다수의 제1 N비트 데이터 저장 수단으로부터 출력되는 카운팅을 위한 N비트 데이터를 입력받아 다운 카운팅하고, 상기 클럭 신호 및 감시 카운팅 사이클에서 인에이블되는 감시 카운팅 인에이블 신호에 응답하여 상기 제2 및 제3 N비트 데이터 저장 수단으로부터 출력되는 상기 감시 카운팅을 위한 2N비트 데이터를 입력받아 다운 카운팅하기 위한 2N비트 카운팅 수단을 포함하여, 타이머 모드 시 상기 2N비트 카운팅 수단으로부터 출력되는 카운팅 결과 중 하위 N비트 데이터를 해당 사이클에서 동작하는 상기 제1 N비트 데이터 저장 수단에 저장하고, 시스템 감시 모드 시 상기 2N비트 카운팅 수단으로부터 출력되는 카운팅 결과 중 상위 N비트 데이터는 상기 제2 N비트 데이터 저장 수단에 저장하고, 하위 N비트 데이터는 상기 제3 N비트 데이터 저장 수단에 저장하며, 상기 카운팅 결과가 "0"일 경우 시스템 리셋 신호를 출력한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 살펴본다.
도 2a는 본 발명의 일실시예에 따른 시스템 감시기능을 포함한 타이머 장치에 대한 블록 다이어그램이고, 도 2b는 상기 도 2a의 타이머 장치에 사용되는 클럭 신호 및 동작 사이클을 도시한 도면이다.
도 2a에 도시된 바와 같이, 본 발명의 타이머 장치는 각 타이머에 대한 16비트 카운팅 기능과 종래의 감시 타이머의 기능, 즉 클럭신호에 응답하여 32비트 카운팅을 수행하는 32비트 카운팅 기능을 함께 가진 32비트 카운터(100), 3개 타이머 각각의 카운팅할 값을 저장하고 있는 3개의 16비트 데이터 레지스터(T0CNT, T1CNT, T2CNT), 및 감시 카운팅을 위한 하이데이터와 로우데이터 각각 저장하는 16비트 데이터 레지스터(WDTHigh, WDTLow)로 이루어진다.
도 3은 본 발명의 일실시예에 따른 상기 도 2의 시스템 감시기능을 포함한 타이머 장치에 구비된 32비트 카운터의 내부 블록도로서, 종래의 타이머 장치에 존재하던 16비트 카운터 대신에 32비트 감시 카운팅을 위해 감시 타이머를 인에이블시키는 감시 카운팅 인에이블 신호 및 클럭 신호(CLKOUT)에 응답하여 상위 16비트([31:16])를 카운팅하는 16비트 카운터(200), 감시 카운팅 인에이블 신호 및 3개 타이머 각각의 인에이블 신호(Timer0 인에이블, Timer1 인에이블, Timer2 인에이블)를 입력받아 논리합하는 논리합 게이트(210), 및 상기 논리합 게이트(210)의 출력 신호 및 클럭 신호(CLKOUT)에 응답하여 하위 16비트([15:0])를 카운팅하는 16비트 카운터(220)로 이루어진다.
구체적으로, 16비트 카운터(220)는 3개의 타이머 즉, Timer0, Timer1 및 Timer2 중 어느 한 타이머가 인에이블되거나 감시 카운팅 인에이블 신호가 엑티브될 때 하위 16비트 카운팅 동작을 수행하고, 16비트 카운터(200)는 감시 타이머 기능이 인에이블될 때(감시 카운팅 인에이블 신호가 엑티브될 때)에만 상위 16비트에 대한 카운팅 동작을 한다. 즉, 감시 카운팅 인에이블 신호에 의해 인에이블되는 16비트 카운터(200), 감시 카운팅 인에이블 신호와 타이머의 각각의 인에이블 신호를 논리합한 신호와 클럭 신호에 응답하여 하위 16비트를 카운팅하는 16비트 카운터(220)로 감시 타이머의 32비트 카운팅 동작을 지원한다.
만일, 감시 타이머 기능이 인에이블되면 감시 카운팅 인에이블 신호가 엑티브되어 2개의 16비트 카운터(200, 220)가 모두 카운팅 동작을 수행함으로써 감시 타이머 기능을 위한 전체 32비트 카운팅을 가능하게 한다.
상기 본 발명의 시스템 감시기능을 포함한 타이머 장치 내부에 구비된 32비트 카운터는, 도 2b의 신호 다이어그램에서 보여지듯이 로우레벨에서 동작하는 시스템 리셋 신호인 RESIN이 "로우"에서 "하이"로 바뀌고 난 후 그 다음 클럭신호(CLKOUT)의 하강 엣지에서부터 동작한다.
도 2b 및 도 3을 참조하여, 본 발명의 타이머 장치의 동작을 설명한다.
먼저, 시스템 리셋 신호 RESIN이 "하이"로 천이된 그 다음번 클럭신호(CLKOUT)의 하강 엣지에서 시작하는 제1 사이클은 Timer0이 동작하는 사이클로서, 이 사이클에서는 하위 16비트 카운터(220)만 인에이블되어 Timer0의 16비트 데이터 레지스터(T0CNT)의 값을 카운터(220)의 입력으로 인가받아 카운터(220)에서 다운 카운팅하고, 다운카운팅된 값을 다시 T0CNT에 쓴다.
계속해서, 제1 사이클의 그 다음 사이클인 제2 사이클에서는 Timer1이 동작한다. 이 사이클에서도 하위 16비트 카운터(220)만이 인에이블되어 Timer1의 16비트 데이터 레지스터(T1CNT)의 값을 카운터(220)의 입력으로 인가받아 카운터(220)에서 다운 카운팅하고, 다운카운팅된 값을 다시 T1CNT에 쓴다.
그리고, 제2 사이클의 그 다음 사이클인 제3 사이클은 Timer2가 동작하는 사이클로서, 이 사이클 역시 하위 16비트 카운터(220)만 인에이블된다. 하위 16비트 카운터(220)는 Timer2의 16비트 데이터 레지스터(T2CNT)의 값을 입력받아 다운 카운팅한 후 다운카운팅된 값을 T2CNT에 쓴다.
그리고, 제3 사이클 다음의 마지막 제4 사이클은 종래와 달리 본 발명의 타이머 장치가 감시 타이머로서 동작한다. 즉, 제4 사이클에서는 감시 카운팅 인에이블 신호가 엑티브되어, 상위 16비트 카운터(200) 및 하위 16비트 카운터(220)가 모두 동작하게 된다. 즉, 상위 16비트 카운터(200)는 감시 카운팅을 위한 하이데이터를 저장하고 있는 16비트 레지스터(WDTHigh)로부터 데이터를 입력받고, 하위 16비트 카운터(220)는 감시 카운팅을 위한 로우 데이터를 저장하고 있는 16비트 레지스터(WDTLow)로부터 데이터를 입력받아 각각 16비트 다운 카운팅 동작을 수행한 후 32비트 카운트 출력을 내보낸다. 이 32비트 카운트 출력 중 상위 16비트는 WDTHigh에 쓰여지고, 하위 16비트는 WDTLow에 쓰여진다.
한편, 시스템을 초기화할 때 각 레지스터의 초기값을 정하게 되는 데, 3개의 타이머 각각을 위한 16비트 데이터 레지스터(T0CNT, T10CNT, T2CNT)의 초기값은 종래의 타이머 장치에서의 값과 동일하다. 그러나, 매 사이클마다 카운팅되는 종래의 감시 타이머와 달리 본 발명의 타이머 장치에서는 감시 카운팅이 4사이클마다 한 번씩 이루어지기 때문에, 감시 카운팅을 위한 16비트 상, 하위 데이터 레지스터(WDTHigh, WDTLow)의 초기값은 종래의 감시 타이머의 초기값의 1/4값과 같아야 동일하게 동작한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 종래에 따로 존재하던 16비트 카운터와 감시 카운팅을 위한 32비트 카운터 대신에 하나의 32비트 카운터로 타이머 장치를 구성함으로써 카운터 구현을 위한 타이머 장치의 면적을 줄일 수 있는 효과가 있다.
또한, 종래의 타이머 사이클에서 유휴 사이클로 쓰이던 부분을 감시 카운팅 사이클로 사용함으로써 사이클 효율을 높일 수 있는 탁월한 효과가 있다.
Claims (5)
- 시스템 감시 기능을 포함하는 타이머 장치에 있어서,임의의 초기값을 각각 가지며, 카운팅을 위한 데이터를 저장하기 위한 다수의 제1 N비트 데이터 저장 수단;감시 카운팅을 위한 2N비트 데이터 중 카운팅할 상위 N비트 데이터를 저장하는 제2 N비트 데이터 저장 수단 및 하위 N비트 데이터를 저장하는 제3 N비트 데이터 저장 수단; 및클럭 신호 및 상기 클럭 신호에 대응되는 임의의 해당 사이클에서 차례로 인에이블되는 다수의 제어 신호들에 응답하여 상기 다수의 제1 N비트 데이터 저장 수단으로부터 출력되는 카운팅을 위한 N비트 데이터를 입력받아 다운 카운팅하고, 상기 클럭 신호 및 감시 카운팅 사이클에서 인에이블되는 감시 카운팅 인에이블 신호에 응답하여 상기 제2 및 제3 N비트 데이터 저장 수단으로부터 출력되는 상기 감시 카운팅을 위한 2N비트 데이터를 입력받아 다운 카운팅하기 위한 2N비트 카운팅 수단을 포함하여,타이머 모드 시 상기 2N비트 카운팅 수단으로부터 출력되는 카운팅 결과 중 하위 N비트 데이터를 해당 사이클에서 동작하는 상기 제1 N비트 데이터 저장 수단에 저장하고,시스템 감시 모드 시 상기 2N비트 카운팅 수단으로부터 출력되는 카운팅 결과 중 상위 N비트 데이터는 상기 제2 N비트 데이터 저장 수단에 저장하고, 하위 N비트 데이터는 상기 제3 N비트 데이터 저장 수단에 저장하며, 상기 카운팅 결과가 "0"일 경우 시스템 리셋 신호를 출력하는 것을 특징으로 하는, 시스템 감시 기능을 포함하는 타이머 장치.
- 제 1 항에 있어서, 상기 2N비트 카운팅 수단은,상기 감시 카운팅 인에이블 신호 및 상기 클럭 신호에 응답하여 상기 제2 N비트 데이터 저장 수단으로부터 입력되는 상기 감시 카운팅을 위한 상위 N비트 데이터를 카운팅하기 위한 제1 N비트 카운터;상기 감시 카운팅 인에이블 신호 및 상기 다수의 제어신호들을 입력받아 논리합하기 위한 논리합 수단; 및상기 논리합 수단으로부터의 출력 신호 및 상기 클럭 신호에 응답하여 상기 제1 또는 제3 N비트 데이터 저장 수단으로부터의 데이터를 카운팅하기 위한 제2 N비트 카운터를 포함하여 이루어지는, 시스템 감시 기능을 포함하는 타이머 장치.
- 시스템 감시 기능을 수행하는 16비트 마이크로컨트롤러의 타이머 장치에 있어서,임의의 초기값을 각각 가지며, 카운팅을 위한 16비트 데이터를 저장하기 위한 16비트의 제1 내지 제3 데이터 저장 수단;감시 카운팅을 위한 32비트 데이터 중 카운팅할 상위 16비트 데이터를 저장하는 제4 데이터 저장 수단 및 하위 16비트 데이터를 저장하는 제5 데이터 저장 수단; 및클럭 신호 및 상기 클럭 신호에 대응되는 제1 내지 제3 사이클에서 차례로 인에이블되는 제1 내지 제3 제어 신호에 응답하여 상기 제1 내지 제3 데이터 저장 수단으로부터 출력되는 16비트 데이터를 차례로 입력받아 16비트 데이터에 대한 다운 카운팅 동작을 수행하고, 상기 클럭 신호 및 제4 사이클에서 인에이블되는 감시 카운팅 인에이블 신호에 응답하여 상기 제4 및 제5 데이터 저장 수단으로부터 각각 출력되는 16비트 데이터를 입력받아 32비트 데이터에 대한 다운 카운팅 동작을 수행하기 위한 카운팅 수단을 포함하여 이루어지는, 시스템 감시 기능을 포함하는 타이머 장치.
- 제 3 항에 있어서, 상기 카운팅 수단은,상기 감시 카운팅 인에이블 신호 및 상기 클럭 신호에 응답하여 상기 제4 데이터 저장 수단으로부터 입력되는 상기 감시 카운팅을 위한 상위 16비트 데이터를 카운팅하기 위한 제1 16비트 카운터;상기 감시 카운팅 인에이블 신호 및 상기 제1 내지 제3 제어신호를 입력받아 논리합하기 위한 논리합 수단; 및상기 논리합 수단으로부터의 출력 신호 및 상기 클럭 신호에 응답하여 상기 제1 내지 제3 데이터 저장 수단 및 상기 제5 데이터 저장 수단으로부터의 16비트 데이터를 카운팅하기 위한 제2 16비트 카운터를 포함하여 이루어지는, 시스템 감시 기능을 포함하는 타이머 장치.
- 제 4 항에 있어서, 상기 카운팅 수단은,상기 제1 사이클에서 상기 제1 데이터 저장 수단으로부터 출력되는 16비트 데이터를 상기 제2 16비트 카운터로 입력받아 카운팅한 후 카운팅 결과값을 상기 제1 데이터 저장 수단으로 출력하고,상기 제2 사이클에서 상기 제2 데이터 저장 수단으로부터 출력되는 16비트 데이터를 상기 제2 16비트 카운터로 입력받아 카운팅한 후 카운팅 결과값을 상기 제2 데이터 저장 수단으로 출력하고,상기 제3 사이클에서 상기 제3 데이터 저장 수단으로부터 출력되는 16비트 데이터를 상기 제2 16비트 카운터로 입력받아 카운팅한 후 카운팅 결과값을 상기 제3 데이터 저장 수단으로 출력하고,상기 제4 사이클에서 상기 제4 및 제5 데이터 저장 수단으로부터 감시 카운팅을 위한 상위 및 하위 16비트 데이터를 상기 제1 및 제2 16비트 카운터로 각각 입력받아 카운팅한 후 카운팅 결과값이 "0"일 경우 시스템 리셋 신호를 출력하는 것을 특징으로 하는, 시스템 감시 기능을 포함하는 타이머 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029637A KR100256230B1 (ko) | 1997-06-30 | 1997-06-30 | 시스템감시기능을가진타이머장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029637A KR100256230B1 (ko) | 1997-06-30 | 1997-06-30 | 시스템감시기능을가진타이머장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990005440A KR19990005440A (ko) | 1999-01-25 |
| KR100256230B1 true KR100256230B1 (ko) | 2000-05-15 |
Family
ID=19512597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970029637A KR100256230B1 (ko) | 1997-06-30 | 1997-06-30 | 시스템감시기능을가진타이머장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100256230B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101312058B1 (ko) * | 2013-03-26 | 2013-09-25 | 서창원 | 비쥬얼 파닉스를 이용하여 한국어를 학습하기 위한 장치 및 그 방법 |
-
1997
- 1997-06-30 KR KR1019970029637A patent/KR100256230B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990005440A (ko) | 1999-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6145027A (en) | DMA controller with split channel transfer capability and FIFO buffering allowing transmit channel to get ahead of corresponding receive channel by preselected number of elements | |
| US8693614B2 (en) | Universal counter/timer circuit | |
| US5410721A (en) | System and method for incrementing a program counter | |
| CN101313290B (zh) | 对仅m×n位外围设备执行n位写入访问的系统和方法 | |
| KR100256230B1 (ko) | 시스템감시기능을가진타이머장치 | |
| US5642523A (en) | Microprocessor with variable size register windowing | |
| EP0462622B1 (en) | Microprocessor capable of ensuring flexible recovery time for I/O device | |
| KR940018761A (ko) | 효율적인 데이타 인터페이스를 갖는 종속 접속가능한 주변장치 및 그 인터페이싱 방법 | |
| TWI816032B (zh) | 多核心處理器電路 | |
| JP2508322B2 (ja) | シリアルｉ／ｏ回路内臓マイクロコンピュ―タ | |
| JPH0212358A (ja) | データ転送方式 | |
| JP2609685B2 (ja) | リセット回路 | |
| SU746488A1 (ru) | Устройство дл сопр жени | |
| JPH03268141A (ja) | データ処理装置 | |
| SU1195364A1 (ru) | Микропроцессор | |
| JP3001892B2 (ja) | メモリアクセス回路 | |
| JPS6080193A (ja) | メモリシステム | |
| JPS6284366A (ja) | マイクロコンピユ−タ | |
| JPS62166463A (ja) | デ−タ転送方式 | |
| JPH0256029A (ja) | 汎用レジスタ切換方式 | |
| JPS61161560A (ja) | メモリ装置 | |
| JPH0423021A (ja) | タイマ回路 | |
| JPH10228447A (ja) | バスアービトレーション機構 | |
| JPH0531775B2 (ko) | ||
| JPS59142658A (ja) | 共有メモリ−制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |