JPH0423021A - タイマ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は民生・被電、産業用製品のマイコン応用シス
テムで用いるタイマ回路に関するものである。

〔従来の技術〕

従来のタイマ回路は、カウンタ１ブロツクに対してリロ
ードレジスタ１ブロックで構成されている。

例としてｎビット（ｎ：データのビット数を表わす正の
整数）タイマの構成図を第４図に示す。

この従来のタイマ回路の一例を示す第４図のタイマは、
ｎビットカウンタ１１とｎビットリロードレジスタ１２
を有し、カウントはクロックＣＬＫ（カウントンース）
で行い、オーバーフロー後、再びリロードレジスタ１２
の内容をｎビットカウンタ１１ヘロードする。そして、
オーバーフローで発生する信号（オーバーフロー信号）
ＯＶＦを応用することで、一定周期で特定の処理が行え
る。

処理の周期はカウントンースの周期とりロードレジスタ
の内容できまる。

いま、タイマの応用例として、一定の周期で出力ポート
の出力データを書き換える場合を考える。

第５図はタイマを内蔵する８ビツトシングルチツプマイ
コン１３の出力ポートＰ００〜７　（８ビツト）からデ
ータを出力し、バッファ１４を通して８セグＬＥＤ１５
　に表示させる。そして、出力データは出力データラッ
チに値を書き込むことで決まる。

この書き込みを周期的に行い、書き込み周期を入力ボー
トＰｒｏ　のレベルで変更するものとする。

第６図（ａ）　、　（ｂ）は、入力ボートＰＩｏの入力
波形と出力ポートＰＯｏ〜フのデータ書き込み周期を示
した本のである。

第７図は上記の処理に用いるタイマの構成図コ発振器１
６の周期を分周器１７ｉ　で分周したりｔツクをカウン
トソースとするタイマ１　Ｂ１０（Ａ）と分周器１γｂ
で分周したクロックをカウントソースとするタイマ１８
ｂ（Ｅ）　を用い、６゜第８図は上記の処理を行うフロ
ーの一例で、ツカボー）ＰＩ。のレベルを判定し、周期
の切シ薯えは、タイｆｔ８ａ（Ａ、）　とタイｆｆ１８
ｂ（Ｂ）のどちらの″”ＩＪＪｂ込みを許可するかで決
める。そして、データの書き込みは、タイマ（Ａまたは
Ｂ）割シ込み発生時の割漫込み処理で行う。

この第８図において、（ａ）はタイマ選択７０−を示し
たものであシ、わ）はタイマ’１ＡＪｈ込み処理フロー
を示したものである。

そして、この第８図（ａ）、　（ｂ）に示すフローチャ
ートにお込て、各ステップ１０１，１０２・・・１０６
においてはそれぞれ所定の処理を実行する。

この処理フローで周期の切υ換えを迅速に行うため第９
図に示すように、タイマをひとつにしてカウントソース
を、スイッチ１９１と１９ｂ　　をハードウェアで切り
替えるようにする。この第９図において第７図と同一符
号のものは相当部分を示し、１８はタイマ、１９ａ、ｊ
９ｂｌ’ｉスイッチでおる。そして、このスイッチ１９
ａ、１９ｂは第１０図（、）　、　Ｑ））に示すように
、タイマ１８のオーバーフロー信号ＯＶＦに同期して切
シ替わるようにすることで周期がみだれないようにする
。

〔発明が解決しようとする課題〕

上記のような従来のタイマ回路では、この場合、タイマ
のカウントソースが切り替わってもロード値が同じであ
ればよいが、リロード値を書き換える必要がちるとき第
１１図に示す処理フローで入カポ−）ＰＩｏ　　のレベ
ルを判別する必要があり、ソフトウェアでリロードレジ
スタに値を書き込みにくい分だけりロードのタイミング
が遅れ周期がみだれるという課題があった。

そして、この第１１図に示すフローチャートにおいて、
各ステップ２０１〜２０３においては、それぞれ所定の
処理を実行する。

この発明はかかる課題を解決するためになされたもので
、ソフトウェアのみで行う場合に起こる周期のみだれを
除くことができる。タイマ回路を得ることを目的とする
。

〔課題を解決するための手段〕

この発明によるタイマ回路は、ｎビット（ｎ：データの
ビット数を表わす正の整数）タイマにおいて、。ビット
のカウンタ１ブロツクに対してｎビットのりロードレジ
スタをｍブロック有するものである。

〔作用〕

この発明においては、リロード値を予め複数のりロード
レジスタに、各々のデータを書き込んでおくだけでリロ
ード値の変更をハードウェアだけで行える。

〔実施例〕

以下、図面に基づきこの発明の実施例を詳細に説明する
。

第１図はこの発明によるタイマ回路の一実施例を示すブ
ロック図である。

この第１図において、１はカウンタ、２，３はリロード
レジスタ、４はスイッチで、このスイッチ４はスイッチ
４ａと４ｂから構成されている。

そして、１つのカウンタ１に対して２つのりロードレジ
スタ２と３１ｆｔ並列に有する。

このように、ｎビットのカウンタ１ブロツクに対してｎ
ビットのりロードレジスタをｍブロック有している。

この第１図に示す実施例で、カウントソースＣＬＫでカ
ウントし、オーバーフロー時にスイッチ４ａがＯＮＩ、
、てリロードレジスタの内容がロードされる。スイッチ
４ｂはりロードレジスタの切り替えスイッチである。

第２図はこの発明のタイマ回路を用いた応用例で、１つ
のタイマでカウントソースを切シ替える場合を考え、第
３図はその動作をタイミングチャートで示している。

この第２図において第１図と同一符号のものは相当部分
を示し、５はタイマである。第２図（ｂ）は第２図（ａ
）に示すタイｖ５の内部構成を示すものである。４ｃ、
４ｄ、４ｅはスイッチである。第２図（Ｃ）　、　（ｄ
）はタイマとスイッチ４ａ〜４ｅ　の関係を示す説明図
である。

つぎに第１図に示す実施例の動作を第２図および第３図
を参照して説明する。

まず、第２図はこのタイマを前述の例に用いた場合を示
したもので、カウンタ１のカウントソースＣＬＫをスイ
ッチ４ｍ、４ｂで２種類のクロックＣＬＫＩ、ＣＬＫ２
を切シ替える。このスイッチ４ｍ　、　４ｂの切シ替え
はタイマのオーバーフロー信号ＯＶＦに同期するものと
する。

そして、リロードレジスタ２と３の切シ替えは、スイッ
チ４ｃと４ｄで行い、０Ｎ−ＯＦＦ状態はスイッチ４ａ
と４ｂによシきまる。

つぎに、カウンタ１はスイッチ４ａがＯＮ（スイッチ４
ｂｉＯＦＦ）のときカウントソースＣＬＫＩでリロード
レジスタ２の内容（値）でカウントし、オーバーフロー
時に再びその値をカウンタ１にロードしてカウントを繰
シ返す。このオーバーフロー時にスイッチ４ｅがＯＮし
てロードレジスタ２カウンタ１がつながる。

そして、スイッチ４ｂがＯＮ（スイッチ４ａはＯＦＦ　
）するとカウントソースＣＬＫ２でリロードレジスタ３
の内容でカウントし、オーバーフロー毎にリロードレジ
スタ３の値をカウンタ１にリロードする。

リロードレジスタ２に０３．、、　　リロードレジスタ
３に０１１６を予め書き込んでおいた場合を例として、
第３図（ａ）〜（ｇ）に動作のタイミングチャートを示
す。

〔発明の効果〕

この発明は以上説明したとおり、上記で述べた構成のタ
イマを用いることで、特定のりロード値の変更をハード
ウェアで行えるようになり、ン７トウエアのみで行う場
合に起こる周期のみだれを除くことができる効果がある
。

【図面の簡単な説明】

第１図はこの発明によるタイマ回路の一実施例を示すブ
ロック図、第２図はこの発明のタイマ回路を用いた応用
例を示す構成図、第３図は第２図の動作説明に供するタ
イムチャート、第４図は従来のタイマ回路の一例を示す
ブロック図、第５図。 第６図、第７図、第８図、第９図、第１０図および第１
１図は従来のタイマ回路の説明に供する図でおる。 １・・・・カウンタ、２．３・・・・リロードレジスタ
、４・・・・スイッチ。

Claims (1)

【特許請求の範囲】
1. ｎビット（ｎ：データのビット数を表わす正の整数）タ
   イマにおいて、ｎビットのカウンタ１ブロックに対して
   ｎビットのリロードレジスタをｍブロック有することを
   特徴とするタイマ回路。