JPH0498419A - パターン・メモリ駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパターン・メモリ駆動回路に関し、特にディジ
タル信号波形の情報を圧縮してパターン・メモリに記憶
し、読出し時に伸張して読出すパターン・メモリ駆動回
路に関する。

〔従来の技術〕

従来のパターン・メモリ駆動回路は、第４図のブロック
図に示すように、リセット信号によりリセットされタロ
ツクにより歩進するアドレス・カウンタ２１と、アドレ
ス・カウンタ２１の出力に従い記憶しているデータを読
出すパターン・メモリ２２とで精成されていた。このと
き、パターン・メモリ２２には、元のディジタル信号波
形をサンプリングした値を、信号値の変化の有無に拘わ
らずすべて忠実に記憶しておき、タロツクにより歩進す
るアドレス・カウンタ２１の指示に従い順次パターン・
メモリから読出すことにより出力信号を発生していた。

〔発明が解決しようとする課題〕

この従来のパターン・メモリ駆動回路では、例えば必要
とする区間のパターン数が１００万パターンで、この中
で１度しか信号値変化が現れなくても、全区量分の１０
０万パターンのパターン・メモリ容量を用意しておかな
ければならず、データとして無駄な部分が存在するとい
う問題点がある。このことは、逆にパターン・メモリの
容量の最大値によって発生可能な出力信号のパターン長
が制限されてしまうという問題点となって現われること
もあった。

本発明の目的は、パターン・メモリ使用容量に関する無
駄を除き、より長いパターン長の出力信号を発生可能に
するパターン・メモリ駆動回路を提供することにある。

〔課題を解決するための手段〕

本発明のパターン・メモリ駆動回路は、二つのデータを
受信し一致を検出すると一つの検出パルスを出力する一
致検出回路と、起動時にはリセット信号とクロック信号
とを受信することでアドレス値を初期値として以後前記
検出パルスを受信し前記アドレス値を１つずつ増加して
出力するアドレス・カウンタと、このアドレス・カウン
タの出力するアドレス値を受信し該当するアドレスに記
憶されているデータを読出し前記−数枚出回路に出力す
るパターン・メモリと、前記リセット信号および前記検
出パルスを受信すると計数値を零復帰させ以後前記クロ
ックを受信することで計数値を１ずつ増加してデータと
して前記−数枚出回路に出力するカウンタと、前記検出
パルスを受信するごとに出力状態を反転させるトグル回
路とを備える構成である。

本発明のパターン・メモリ駆動回路は、パターン・メモ
リに記憶するデータをディジタル信号波形の変化するま
での信号幅としてもよい。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

本発明のパターン・メモリ駆動回路１は、二つのデータ
を受信し一致を検出すると一つの検出パルスを出力する
一致検出回路２と、起動時にはリセット信号とクロック
とを受信することでアドレス値を初期値とし以後検出パ
ルスを受信しアドレス値を１ずつ増加して出力するアド
レス・カウンタ３と、アドレス・カウンタ３の出力する
アドレス値を受信し該当するアドレスに記憶されている
データを読出し一致検出回路２に出力するパターン・メ
モリ４と、リセット信号および検出パルスを受信すると
計数値を零復帰させ以後クロックを受信することで計数
値を１つず増加してデータとして一致検出回路２に出力
するカウンタ５と、検出パルスを受信するごとに出力状
態を反転させるトグル回路６とを備えている。

次に動作について説明する。

最初にアドレス・カウンタ３にリセット信号とクロック
とを入力してアドレス値を初期値とする。アドレス・カ
ウンタ３は、この初期値をパターン・メモリ４に出力す
る。パターン・メモリ４は、このアドレス値を受は該当
するアドレスに記憶されているデータを読出し、−数枚
出回路２の一方の入力端子に入力する。又、カウンタ５
は、最初にリセット信号を受信すると零復帰し、以後ク
ロックを受信するごとに計数値を１ずつ増加させ、同時
にこの計数値を一致検出回路２の他方の入力端子に入力
する。パターン・メモリ４とカウンタ５との二つの入力
を受けた一致検出回路２は、二つの入力データの一致を
検出すると検出パルスを出力する。この検出パルスは、
アドレス・カウンタ３のアドレス値を一歩進させ、カウ
ンタ５を零復帰させ、トグル回路６の出力状態を反転さ
せる。この状態から再度−数枚出回路２が、一つのデー
タの一致を検出するまで、クロックがカウンタ５を歩進
させ、一致を検出すれば、検出パルスがトグル回路の出
力状態を反転させる。以上の動作を繰返し出力信号とし
てディジタル信号を出力する。

次にさらに詳細な実施例の図面を参照して説明する。

第２図は本発明のさらに詳細な実施例のブロック図、第
３図はこの実施例の動作の流れ図である。

第２図中で第１図と同一名称のブロックの働きは同一で
あるので説明を省略し、直接動作説明を行い、必要のあ
るものについては、その都度説明を付加する。

まず、パターン・メモリ１４には、アドレス順に時間幅
の値が３．２，１，５．・・・と記憶されているとする
。アドレス・カウンタ１５は、リセット信号とクロック
とを受は初期値「０」にリセットされ、パターン・メモ
リ１４はアドレス・カウンタ１３の指示に従いアドレス
値ｒＱ、の値「３」を読出す。パターン・メモリ１４の
出力はＤ型フリップフロップ１７を経由することで、ク
ロックの２分の１周期遅延させられ、信号線１８を介し
て一致検出回路１２に印加されている。一方、カウンタ
１５は、リセット信号とクロックとによりセット値「０
」がセットされ、その後クロックにより１ずつ歩進して
行く、カウンタ１５の値が「３」に達すると一致検出回
路１２の出力が変化し「０」から「１」に立上がる。こ
の立上りによりアドレス・カウンタ１３の値は「０」か
ら「１」に歩進し、従ってパターン・メモリ１４の値は
次のアドレスで読み出される値「２」に変化する。この
値はＤ型フリップフロップ１７を経てタロツクの２分の
１周期遅延して、信号線１８を介して一致検出回路１２
に伝わり、−数種出回路１２の出力は「１」から「０」
にもどる。この−数種出回路１２の出力パルスはＤ型フ
リ・ンブフロップ１９を通ってカウンタ１５のロード・
パルスとして加えられ、カウンタ１５は、ロード・パル
スとクロックとを受は次のセット値「１」がセ・７トさ
れる。上述の繰返しにより、パターン・メモリ１４は、
記憶されている時間幅の間隔で次のアドレスの値が読出
され、−数枚出回Ａｌ１３１２も、その時間幅の間隔で
出力パルスを発生する。トグル回路１６の内部のＤ型フ
リップフロップ２０は、最初にリセット信号とタロツク
とを受は初期値がセットされ、その後は、−数種出回路
１２の出力によりＤ型フリップフロップ２０の状態が反
転する。このＤ型フリップフロップ２０の状態が出力信
号として出力され正しいディジタル信号波形が得られる
。

〔発明の効果〕

以上説明したように本発明は、パターン・メモリにディ
ジタル信号波形をサンプリングしたすべての値を記憶す
るのではなく、隣接する変化点の間の時間幅を記憶して
おき、この時間幅に従ってパターン・メモリからの読出
し動作を行わせることにより、パターン・メモリの容量
を削減できるという効果がある。

第３図は第２図に示す詳細な実施例の流れ図、第４図は
従来のパターン・メモリ駆動回路のブロック図である。

１・・・パターン　メモリ駆動回路、２．１２・・・−
数種出回路、３．１３・・・アドレス・カウンタ、４゜
１４・・・パターン・メモリ、５．１５・・・カウンタ
、６．１６・・・トグル回路、１７，１９．２０・・・
Ｄ型フリップフロッズ、１８・・・信号線。

Claims (1)

1. 【特許請求の範囲】 １、二つのデータを受信し一致を検出すると一つの検出
   パルスを出力する一致検出回路と、起動時にはリセット
   信号とクロック信号とを受信することでアドレス値を初
   期値として以後前記検出パルスを受信し前記アドレス値
   を１つずつ増加して出力するアドレス・カウンタと、こ
   のアドレス・カウンタの出力するアドレス値を受信し該
   当するアドレスに記憶されているデータを読出し前記一
   致検出回路に出力するパターン・メモリと、前記リセッ
   ト信号および前記検出パルスを受信すると計数値を零復
   帰させ以後前記クロックを受信することで計数値を１ず
   つ増加してデータとして前記一致検出回路に出力するカ
   ウンタと、前記検出パルスを受信するごとに出力状態を
   反転させるトグル回路とを備えることを特徴とするパタ
   ーン・メモリ駆動回路。 ２、パターン・メモリに記憶するデータをディジタル信
   号波形の変化するまでの信号幅とした請求項１記載のパ
   ターン・メモリ駆動回路。