JPH0543544Y2 - - Google Patents

Info

Publication number
JPH0543544Y2
JPH0543544Y2 JP1456784U JP1456784U JPH0543544Y2 JP H0543544 Y2 JPH0543544 Y2 JP H0543544Y2 JP 1456784 U JP1456784 U JP 1456784U JP 1456784 U JP1456784 U JP 1456784U JP H0543544 Y2 JPH0543544 Y2 JP H0543544Y2
Authority
JP
Japan
Prior art keywords
output
flop
signal
logic state
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1456784U
Other languages
English (en)
Other versions
JPS60127034U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1456784U priority Critical patent/JPS60127034U/ja
Publication of JPS60127034U publication Critical patent/JPS60127034U/ja
Application granted granted Critical
Publication of JPH0543544Y2 publication Critical patent/JPH0543544Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 この考案は波形処理回路、特にリセツト信号が
入力された場合、出力論理状態を反転させる入力
パルスに同期して出力信号をリセツトする波形処
理回路に関する。
(ロ) 従来の技術 一般に、タイミング発生回路やカウンタの構成
要素としてT型フリツプフロツプが用いられる場
合がある。このT型フリツプフロツプのリセツト
をなすのに、通常第1図に示す回路が使用され
る。同図において、1はT型フリツプフロツプで
あり、T入力端にクロツク(CLOCK)パルス信
号が入力されると、そのパルス信号が入力される
度に、Q,出力端にハイとロウ(ローとハイ)
が反転して交互に出力される回路である。2はT
型フリツプフロツプ1をリセツトするためのRS
フリツプフロツプであり、S入力端にスタート信
号が入力されるとセツトされ、そのQ出力でT型
フリツプフロツプ1をリセツトし、リセツト
(RESET)信号が入力されると、上記T型フリ
ツプフロツプ1のリセツトを解除するようになつ
ている。
この回路は、第2図に示すように出力信号OS
がハイあるいはローのいずれの状態にあろうと
も、リセツト信号が入力されると出力が即ロー
(あるいはハイ)に強制されるのが動作上の特徴
である。
(ハ) 考案が解決しようとする課題 上記した従来の波形処理回路を、例えばビデオ
装置の鋸歯状波発生用に使用するとすると、ビデ
オ信号の波形合成をなす場合に、第5図に示すフ
イールドタイミング信号FSの途中でリセツト信
号が入力されれば、信号波形Aのように、鋸歯状
波が途中で中断(カツト)され、画像がくずれる
等の不良動作が発生する等の問題がある。
この考案は、上記問題点に着目してなされたも
のであつて、リセツト信号が入力された場合、即
リセツトをなさずに出力信号の論理状態に同期し
てリセツトされる波形処理回路を提供することを
目的としている。
(ニ) 課題を解決するための手段及び作用 この考案の波形処理回路は、入力パルスを受け
る毎に、第1の論理状態と第2の論理状態を交互
に出力し、リセツト入力端に信号を受けると、第
2の論理状態に出力が強制されるフリツプフロツ
プと、リセツト信号を受けると第1の論理状態を
記憶し、スタート信号を受けると第2の論理状態
を記憶する第1のラツチ回路と、第1のラツチ回
路の反転記憶出力をリセツト入力端に受け、この
入力端の信号によつて出力が第2の論理状態にな
る回路であつて、第1のラツチ回路の記憶出力を
受け、前記フリツプフロツプの出力の第2の論理
状態から第1の論理状態への状態変化に応答して
前記第1のラツチ回路の出力を記憶し、この記憶
出力を前記フリツプフロツプのリセツト入力端に
出力する第2のラツチ回路とから構成されてい
る。
この波形処理回路において、フリツプフロツプ
出力が第1の論理状態と第2の論理状態を交互に
出力している状態の中途でリセツト信号が入力さ
れると、第1のラツチ回路は、このリセツト信号
の入力を記憶する。しかし、フリツプフロツプの
出力が第2の論理状態から第1の論理状態に変化
しない限り、第1のラツチ回路の出力は、第2の
ラツチ回路に記憶されない。フリツプフロツプの
出力が第2の論理状態から第1の論理状態に変化
した時に、この状態変化に応答して、第1のラツ
チ回路の出力が第2のラツチ回路に記憶され、そ
の出力でフリツプフロツプがリセツトされる。し
たがつてリセツト信号が途中で入つても、フリツ
プフロツプの第1と第2の論理状態の交互出力は
中途で変化することはない。
(ホ) 実施例 以下、実施例により、この考案を詳細に説明す
る。
第3図は、この考案の1実施例を示す波形処理
回路のブロツク図である。同図において11はT
型フリツプフロツプであり、T入力端にクロツク
パルス信号が入力されると、そのクロツクパルス
信号の入力毎にQ,出力端にハイとロー(ロー
とハイ)の信号が反転されて交互に出力される。
また、リセツト入力端Rにハイが入力されるとリ
セツトされ、Q出力端は強制的にローとなる。
12,13は2個のDラツチ回路であり、Dラ
ツチ回路12のD入力端には常にハイ(“H”)が
入力されるようになつており、またC入力端には
リセツト信号が、R入力端にはスタート信号が入
力されるようになつている。またDラツチ回路1
2のQ出力端はDラツチ回路13のD入力端に接
続され、出力端はDラツチ回路13のR入力端
に接続されている。さらにDラツチ回路13のC
入力端には、T型フリツプフロツプ11のQ出力
端が接続され、Dラツチ回路13のQ出力端はT
型フリツプフロツプ11のR入力端に接続されて
いる。
以上のように接続構成される実施例波形処理回
路は、まずスタート信号がDラツチ回路12に加
えられると、このDラツチ回路12がリセツトさ
れ、出力端がハイとなる。このハイ信号により
Dラツチ回路13もリセツトされ、このDラツチ
回路13のQ出力端がローとなる。したがつてT
型フリツプフロツプ11のR入力端にロー信号が
加えられるので、T型フリツプフロツプ11はリ
セツトされず、T入力端に入力されるクロツク信
号に対応して反転するハイ、ローの信号を出力す
る(第4図OS参照)。
今、もしT型フリツプフロツプ11の出力が反
転する途中(第4図のt1参照)でDラツチ回路1
2にリセツト信号が入力されると、Dラツチ回路
12はD入力端のハイ信号をQ出力端に導出す
る。すなわちDラツチ回路12は、リセツト信号
が印加されたことを記憶する。Dラツチ回路12
のQ出力端のハイ信号はDラツチ回路13のD入
力端に加えられているが、Dラツチ回路13のC
入力端にT型フリツプフロツプ11のQ出力端の
切替わり信号が加えられていないので、直ちには
そのハイ信号を読み込まない。したがつて、Dラ
ツチ回路13のQ出力端はローのまま変化せず、
T型フリツプフロツプ11はすぐにはリセツトさ
れない。時間が経過して、T型フリツプフロツプ
11のQ出力端の出力がハイからローに落ち、さ
らにローからハイに立上がる時点(第4図のt2
照)で、その立上がつたハイ信号がDラツチ回路
13のC入力端に加えられ、Dラツチ回路13は
Dラツチ回路12のQ出力端のハイ信号を読み込
み、そのQ出力端にハイ信号が導出され、このハ
イ信号によりT型フリツプフロツプ11はリセツ
トされる。したがつて出力信号OSはt2でハイに
なると直ちにローとなり、以後ローに強制され
る。
上記リセツト状態は、スタート信号の入力によ
つて解除される。
この実施例回路をビデオの鋸歯状波発生回路に
適用した場合、第5図Bに示すように、リセツト
信号がフイールドの途中で入力されても、波形A
に示すようなフイールドの途中で中断されない鋸
歯状波の発生が可能となる。なお、上記したよう
に、リセツト信号が入力された後、次のフリツプ
フロツプ出力の立上がり時に、フリツプフロツプ
の出力は瞬時ハイとなるが、このインパルスはフ
リツプフロツプの出力のハイとローの期間に影響
を与えるものではなく、鋸歯状波発生回路に適用
した場合、波形がフイールドの途中で中断される
ことはない。
(ヘ) 考案の効果 この考案の波形処理回路によれば、第1の論理
状態と第2の論理状態を交互に出力するフリツプ
フロツプの出力が状態切替わりの途中でリセツト
信号が入力されても、フリツプフロツプの出力は
直ちにリセツトせず、フリツプフロツプの出力信
号の状態切替に同期してリセツトするものである
から、リセツト信号の入力によりフリツプフロツ
プ出力の交互出力の期間が乱されることはない。
したがつてこの考案の波形処理回路を鋸歯状波
発生回路に適用しても、鋸歯状波が途中で中断さ
れ、画像がくずれる等の不具合は発生しない。
【図面の簡単な説明】
第1図は従来の波形処理回路を示すブロツク
図、第2図は同波形処理回路の動作を説明するた
めの波形図、第3図はこの考案の1実施例を示す
波形処理回路のブロツク図、第4図は同波形処理
回路の動作を説明するための波形図、第5図は実
施例回路を鋸歯状波発生回路に応用した場合の従
来との比較を示す波形図である。 11……T型フリツプフロツプ、12……Dラ
ツチ回路(第1)、13……Dラツチ回路(第
2)。

Claims (1)

  1. 【実用新案登録請求の範囲】 入力パルスを受ける毎に、第1の論理状態と第
    2の論理状態を交互に出力し、リセツト入力端に
    信号を受けると、第2の論理状態に出力が強制さ
    れるフリツプフロツプ11と、 リセツト信号を受けると第1の論理状態を記憶
    し、スタート信号を受けると第2の論理状態を記
    憶する第1のラツチ回路12と、 第1のラツチ回路12の反転記憶出力をリセツ
    ト入力端に受け、この入力端の信号によつて出力
    が第2の論理状態になる回路であつて、第1のラ
    ツチ回路12の記憶出力を受け、前記フリツプフ
    ロツプ11の出力の第2の論理状態から第1の論
    理状態への状態変化に応答して前記第1のラツチ
    回路12の出力を記憶し、この記憶出力を前記フ
    リツプフロツプ11のリセツト入力端に出力する
    第2のラツチ回路13とからなる波形処理回路。
JP1456784U 1984-02-02 1984-02-02 波形処理回路 Granted JPS60127034U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1456784U JPS60127034U (ja) 1984-02-02 1984-02-02 波形処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1456784U JPS60127034U (ja) 1984-02-02 1984-02-02 波形処理回路

Publications (2)

Publication Number Publication Date
JPS60127034U JPS60127034U (ja) 1985-08-27
JPH0543544Y2 true JPH0543544Y2 (ja) 1993-11-02

Family

ID=30499610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1456784U Granted JPS60127034U (ja) 1984-02-02 1984-02-02 波形処理回路

Country Status (1)

Country Link
JP (1) JPS60127034U (ja)

Also Published As

Publication number Publication date
JPS60127034U (ja) 1985-08-27

Similar Documents

Publication Publication Date Title
JPH0543544Y2 (ja)
JP2619448B2 (ja) ディジタル式位相比較回路
JPS6316711A (ja) タイミング装置
JPS6312424B2 (ja)
JP2522312Y2 (ja) 温度検出回路
JP2586712B2 (ja) 非同期信号選択回路
JPH0370314A (ja) クロック断検出回路
JP2703394B2 (ja) 回転磁気ヘッド装置
JPH052016B2 (ja)
JP2666429B2 (ja) 微分回路
JPS617718A (ja) 雑音除去回路
JP2625778B2 (ja) 画信号修正装置
JP2620170B2 (ja) 信号断検出回路
JPH0523628B2 (ja)
JPH04207216A (ja) 非重複2相クロック発生回路
JPS6012875B2 (ja) ディジタル移相器
JPH04237209A (ja) 単安定マルチバイブレータ回路
JPS6239569B2 (ja)
JPH0498419A (ja) パターン・メモリ駆動回路
JPH04307610A (ja) クロック切替え回路
JPS63310216A (ja) カウント回路
JPH0467810B2 (ja)
JPS5834979B2 (ja) スイツチ選択回路
JPH0354897B2 (ja)
JPH0497660A (ja) 同期信号発生装置