JPS5834979B2 - スイツチ選択回路 - Google Patents

Description

【発明の詳細な説明】 この発明はスイッチの１点選択を行ない、さらにオルタ
ネイト機能をも持つスイッチ選択回路に関するものであ
る。

第１図は、従来一般に用いられているスイッチ選択回路
を示すブロック図である。

図において１゜２．３．３９で１組の選択回路を構成し
同じ＜４゜５．６．４０で他の一組の選択回路を構成し
、一般にこのような回路の複数組の第１図に示すような
接続がスイッチの選択回路として用いられている。

１，４はスイッチのチャタリング防止用のフリップフロ
ップ、２，５はスイッチの選択状態を示すフリップフロ
ップ、３９，４０は２，５のフリップフロップの出力信
号を反転させる回路、３゜６は２，５のフリップフロッ
プを他のスイッチによりリセットするための論理和回路
（オアゲート）である。

上記のように構成され、たとえば入力端子７に第２図の
８のような信号が入力するとフリップフロップ１の出力
には信号８からチャタリングが除去された信号９が出力
する。

信号９が論理「Ｈ」になるとフリップフロップ２には３
９の出力（すなわちフリップフロップ２の出力の反転出
力）が書き込まれフリップフロップ２の出力は反転する
。

このことにより、オルタネイト機能を持たせることがで
きる。

もしフリップフロップ２が選択されていない状態（この
状態を第２図では論理ｒＬＪの信号で表わす）で８の信
号が入力端子７に入力した場合。

フリップフロップ２は論理「Ｈ」に反転し１１の信号を
出力する。

逆にフリップフロップ２が選択されでいる状態すなわち
論理ｒＨＪの状態で８の信号が入力端子７に入力した場
合、フリップフロップ２は４１の信号を出力する。

次に入力端子７に８の信号が入力すると１の出力信号９
は論理和回路６を通じてフリツプフロツプ５をリセツト
シ、フリップフロップ５の選択状態を強制的に選択され
ていない状態すなわち論理ｒＬＪの状態にする。

このように従来のスイッチ選択回路においては、スイッ
チ信号で前の状態を反転し、さらにその信号で他のスイ
ッチ信号をリセットするために、ある１点を選択しよう
とする場合に誤って２点以上を選択すると、すべての出
力が選択されていない状態になる。

さらに−各々のスイッチの選択のホールド凹路を他のす
べての端子からの論理和をとり、リセットしなければな
らないという欠点がある。

この発明はこれらの欠点を解消するためになされたもの
で、確実にスイッチ信号を１点選択することのできるス
イッチ選択回路を提供するものである。

以下第３図に示すこの発明に係るスイッチ選択回路のブ
ロック図、および第４図に示すこの発明に係るスイッチ
選択回路における入出力波形図について説明する。

図において１８，１９は通常チャタフリー回路と呼ばれ
るフリップフロップ、２０はバッファレジスタで入力信
号に対し優先順位を与える。

２１はタイミング発生回路で、１８，１９の出力信号の
論理和を取りスイッチの選択開始から一定時間幅のパル
スを発生させる。

この一定時間はスイッチのチャタリングが完全になくな
る時間に設定する。

２４．２５は選択状態をホールドするためのフリップフ
ロップでこの明細書では状態記憶フリップフロップと称
し１２．２３は論理積回路（アンドゲート）であり、こ
れらはフリップフロップ２４．２５の出力の反転信号と
フリップフロップ２４．２５に対応するバッファレジス
タ２０の出力との論理積をとる。

４２．４３はフリップフロップ２４，２５の出力信号の
反転回路である。

たとえば、入力端子２６に２７のようなスイッチ信号が
入力した場合、フリップフロップ１８は３０の信号を出
力する。

３０の信号はバッファレジスタ２０およびタイミング発
生回路２１に入力する。

バッファレジスタ２０は１８の出力のみしか入力しない
ので２２の論理積回路にそのまま選択信号として入力す
る。

論理積回路２２は選択信号とフリップフロップ２４の出
力の反転の信号との論理積をとる。

この信号をフリップフロップ２４の状態入力端子に入力
する。

タイミング発生回路２１は３２の信号を出力する。

３２の信号を用いてフリップフロップは状態入力端子に
入っている状態を読み込む。

もし２６の入力端子スイッチが選択されている状態で２
６の入力端子に２７の信号が入力した時はフリップフロ
ップ２４の出力は第４図３５のようになる。

逆に２６の入力端子スイッチが選択されていない状態で
２６の入力端子に２７の信号が入力すると３５とレベル
が逆の信号がフリップフロップ２４から出力される。

このようにしてオルタネイト機能を持たせる。

次に１点選択については、たとえば入力端子２６に２７
のようなスイッチ信号が、また同時に入力端子２９に２
８のような信号が入力した場合、フリップフロップ１８
，１９の出力は夫々３０゜３１となる。

この３０．３１の信号はバッファレジスタ２０およびタ
イミング発生回路２１に入力バッファレジスタ２０は３
０．３１の信号の優先順位を判定する。

３０が３１よりも優先する場合は３０の選択信号が次の
論理積回路２２に入力するようにバッファレジスタ２０
は信号を出力し、３１の信号の方は選択されていない信
号を論理積回路２３に送る。

ここで２２，２４．４２で構成される回路はオルタネイ
ト機能を行なう。

２３．２５，４３で構成する回路は次に述べる動作を行
なう。

２３は選択されていないという信号が入力したので、２
５のフリップフロップの状態入力端子へ選択されていな
いという信号を送る。

フリップフロップ２５は３１の信号で上記の信号を書き
込み出力する。

２人力で説明したが、入力端子２６．２９が２端子以上
多点ある場合でもバッファレジスタ２０で優先順位をっ
けて行くと同一のことを行なうことができる。

以上説明したとおり、この発明により、１点選択におい
て多点を誤って選択した場合に確実に１点を選択するこ
とができるという特徴を持つことができる。

またこの回路はスイッチの選択回路としてだけではなく
、入力端子にデータを入力することにより自由にデータ
を選択することにも利用することができる。

以上のように、この発明に係るスイッチ選択回路によれ
ば、スイッチ信号に優先順位をもたすことによって、従
来の欠点が解消され、確実なスイッチの一点選択が可能
となる。

【図面の簡単な説明】 第１図は従来のスイッチ選択回路を示すブロック図、第
２図は従来のスイッチ選択回路における入出力波形図、
第３図はこの発明に係るスイッチ選択回路のブロック図
、第４図はこの発明に係るスイッチ選択回路における入
出力波形図である。 図において、１，２，４，５，１８，１９゜２４．２５
はフリップフロップ、３，６は論理和回路、２０はバッ
ファレジスタで優先順位をつける回路、２１はタイミン
グ発生回路、２２．２３は論理積回路、３９，４０，４
２，４３は反転回路である。

Claims (1)

【特許請求の範囲】
1. １ それぞれの信号に対しおのおの１個あて設けられた
   チャタフリー回路フリップフロップ、論理積回路、状態
   記憶フリップフロップ、上記チャタフリー回路フリップ
   フロップのすべての出力を入力しあらかじめ定められた
   優先順位に従い入力信号中最優先順位の信号に対応する
   チャタフリー回路フリップフロップの出力だけを対応す
   る論理積回路の一方の入力として出力する全信号に共通
   のバンファレジスタ、上記チャタフリー回路フリップフ
   ロップのすべての出力の論理和からあらかじめ定められ
   た遅延時間を有する波形を発生する全信号に共通のタイ
   ミング発生回路をそなえ、上記状態記憶フリップフロッ
   プの反転出力は対応する論理積回路の他方の入力として
   接続され上記論理積回路の出力論理が上記タイミング発
   生回路の出力により対応する状態記憶フリップフロップ
   に入力されることを特徴とするスイッチ選択回路。