SU832598A1 - Буферное запоминающее устройство - Google Patents

Description

(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении устройств хранени  и выдачи дискретной информации, когда не требуетс  больша  частота выборки, например в случае автоматического управлени  выдачей тех или иных изделий со склада по предварительно введенным в буферное запоминающее устройство командам, кажда  из которых автоматически выдаетс  на исполнительное устройство после выполнени  предыдуп ей.

Известно буферное запоминающее устройство , содержащее блок пам ти, блок управлени  на триггерах, тактовые шины 1.

Недостатком этого устройства  вл етс  большое количество оборудовани  блока управлени  (два триггера и три элемента И на один разр д), что снижает надежность.

Наиболее близким к предлагаемому по технической сущности  вл етс  буферное запоминающее устройство, включающее в себ  блок пам ти, тактовую шину, блок управлени , содержащий в каждом разр де основной и вспомогательный триггеры и элемент ИЛИ-НЕ, нулевой выход вспомогательного триггера каждого -разр да соединен со входами триггеров блока пам ти, выходы которых соединены со входами последующих триггеров 2.

Однако наличие больщого числа аппаратуры блока управлени  (два триггера и одна схема ИЛИ-НЕ на один разр д) отрицательно вли ет на надежность устройства. Кроме того, в св зи с тем, что количество заполненных разр дов блока пам ти однозначно св зано с состо нием триггеров блока управлени , переключение которых происходит как при вводе информации, так и при выводе ее, то в случае сбо  в блоке управлени , например при вводе, произойдет искажение информации, хранимой в блоке пам ти, что также приводит к снижению надежности устройства.

Цель изобретени  - повышение надежности буферного запоминающего устройства.

Поставленна  цель достигаетс  тем, что в буферное запоминающее устройство, содержащее регистры сдвига, каждый из которых выполнен на 1К-триггерах, триггеры управлени  и тактовую шину, введены элемент ИЛИ, триггер окончани  сдвига и элемент И, выход которого соединен со счетным входом первого триггера управлени , счетный вход каждого триггера управлени  соединен с единичным выходом последующего триггера управлени , единичный выход каждого триггера управлени  подключен к R-BXOдам каждого 1К-триггера регистров сдвига, выходы последних 1К-триггеров регистров сдвига соединены со входами элемента ИЛИ, выход которого подключен ко входу триггера окончани  сдвига, один из выходов триггера окончани  сдвига соединен с первым входом элемента И, второй вход которого подсоединен к тактовой шине, другой выход триггера окончани  сдвига подключен к R-входам триггеров управлени .

На чертеже изображена функциональна  схема предложенного устройства.

Устройство содержит регистры 1 и 2 сдвига (на чертеже показаны только два регистра сдвига), выполненные на 1К-триггерах 3-8 (на чертеже каждый из регистров содержит три триггера), триггеры 9, 10 и И управлени  (их количество равно числу триггеров регистров сдига), элемент ИЛИ 12, триггер 13 окончани  сдвига, элемент И 14, тактовую шину 15.

Устройство работает следующим образом .

В исходном положении триггеры 3-8 регистров 1 и 2 сдвига и триггеры 9-11 управлени  выключены, а триггер 13 окончани  сдвига включен. Ввод информации и ее сдвиг в регистрах 1 и 2 сдвига происходит по заднему фронту импульса записи. При выводе информации из регистров 1 и 2 сдвига сигналом считывани  триггер 13 сбрасываетс , элемент И 14 открываетс  и тактовые импульсы с тактовой шины 15 поступают на триггер 11 управлени  (триггеры управлени  соединены по схеме однотактного счетчика).

В процессе счета включаетс  каждый из триггеров 9-11, они сбрасывают соответствующие триггеры регистров сдвига того же разр да. При этом перепад с «1 на «О на их единичных выходах (в случае, если триггер был до этого включен) включает последующий триггер. Таким образом, во врем  переключений триггеров 9-11 информаци , записанна  в одном из триггеров 3-8 регистров 1 и 2 сдвига, ближайша  к выходу, поразр дно сдвигаетс  до тех

пор, пока не попадет в последние триггеры 5 и 8 регистров 1 и 2. На выходе элемента ИЛИ 12 по вл етс  сигнал «1 который включает триггер 13, элемент И 15 запираетс  и подача тактовых импульсов на триггеры

9-11 управлени  прекращаетс , а сам он гаситс .

Таким образом, триггеры управлени  9- И работают только при выводе информации , все остальное врем  они наход тс  в выключенном состо нии и не переключаютс . Это позвол ет исключить случаи искажени  информации из-за сбоев в устройстве, например при вводе. Кроме того, указанное выполнение буферного запоминающего устройства позвол ет сократить число триггеров управлени , приход щихс  на од, л разр д.

Claims (2)

1.Авторское свидетельство СССР № 407396, кл. G 11 С 19/00, 1973.

2.Авторское свидетельство СССР

№ 616654, кл. G 11 С 19/00, 1978 (прототип ).