JP2703394B2

JP2703394B2 - 回転磁気ヘッド装置

Info

Publication number: JP2703394B2
Application number: JP2173657A
Authority: JP
Inventors: 義樹廣瀬
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-06-29
Filing date: 1990-06-29
Publication date: 1998-01-26
Anticipated expiration: 2013-01-26
Also published as: JPH0461053A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は回転磁気ヘッド装置に関し、特にパルス信
号発生器からのパルス信号を起点としてアナログ／ディ
ジタル変換によって一定量遅延してヘッド切換信号を発
生する、回転磁気ヘッド装置に関する。

〔従来技術〕

回転磁気ヘッドに付属して180゜対向して１対のパル
ス発生器（以下、単に「PG」が設けられている場合、第
６図（ａ）に示すPGパルスの立上りおよび立下りエッジ
から、第６図（ｂ）に示すようにモノマルチバイブレー
ターによって一定量遅延することにより第６図（ｃ）に
示すヘッド切換パルスを発生する。

また、PGが１つの場合は、偶数個（2n個）の周波数発
電機（以下、単に「FG」）を設け、第７図（ａ）に示す
PGパルスを基準として、第７図（ｄ）に示すn₀番目とn₀
＋ｎ番目のFGパルスの立上りまたは立下りエッジから、
第７図（ｂ）に示すようにモノマルチバイブレータによ
って一定量遅延することによって、第７図（ｃ）に示す
ヘッド切換パルスを作成する。

〔発明が解決しようとする課題〕

最近では、ソフトウェアで制御を行う方法が主流とな
りつつあるが、この場合、前述のモノマルチバイブレー
タに代えてアナログ／ディジタル（A/D）変換を用いて
遅延量を決定することが多い。このように、A/D変換に
よって遅延させる場合に、PGパルス毎または所定のFGパ
ルス毎にA/D変換を行うようにすれば、変換誤差が常に
発生し、ジッタ等の位相乱れを生じる。

それゆえに、この発明の主たる目的は、A/D変換の変
換誤差による位相乱れを生じない、回転磁気ヘッド装置
を提供することである。

〔課題を解決するための手段〕

この発明は、簡単にいえば、回転磁気ヘッドに付属す
るパルス発生器からのパルス信号を起点としてアナログ
／ディジタル変換によって得られる遅延量データに従っ
て遅延してヘッド切換信号を発生する回転磁気ヘッド装
置であって、アナログ／ディジタル変換によって得られ
る遅延量データをストアするメモリを備え、メモリから
遅延量データを得るようにしたものにおいて、調整モー
ドまたは通常モードを指定するモード指定手段を備え、
モード指定手段によって調整モードが指定されたときア
ナログ／ディジタル変換を実行して遅延量データを得、
かつモード指定手段によって通常モードが指定されたと
きメモリを読み出して遅延量データを得るようにしたこ
とを特徴とする、回転磁気ヘッド装置である。

〔作用〕

一度行ったA/D変換のデータをメモリに記憶してお
き、モード指定手段によって通常モードが指定されてい
るとき、PGパルス毎または所定のFGパルス毎にそのメモ
リを読み出して遅延量データを得る。

また、PGと磁気ヘッドとの機械的な取付誤差を補正す
るために調整作業を行うが、このような調整モードにお
いては、メモリに記憶された遅延量データを用いると遅
延量が固定してしまい、調整できなくなってしまう。そ
のために、モード設定手段によって調整モードが設定さ
れたときには、PGパルス毎あるいは所定のFGパルス毎に
逐次A/D変換を行って遅延量データを得る。

〔発明の効果〕

この発明によれば、通常モードにおいてはメモリに予
めストアされている遅延量データを用いるため、A/D変
換誤差による位相乱れ（ジッタ）が解消されるととも
に、調整モードにおいては逐次A/D変換によって遅延量
データを得るようにしているため、調整作業も可能にな
る。

この発明の上述の目的，その他の目的，特徴および利
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。

〔実施例〕

第１図はこの発明の一実施例を示すブロック図であ
る。この実施例の回転磁気ヘッド装置10においては、18
0゜対向する１対のPG12が設けられ、このPG12からのPG
パルスがトグルフリップフロップ（Ｔ−FF）14のトグル
入力に与えられる。そして、このＴ−FF14の出力がプリ
セッタブルカウンタ（タイマ）のような遅延回路16aお
よび16bにそれぞれ与えられる。

また、クロック端子18にはA/D変換のためのクロック
が入力され、このクロックがA/D変換器20aおよび20bに
それぞれ与えられる。A/D変換器20aおよび20bの入力と
しては、第１図に示すように、可変抵抗器で変化される
電圧が与えられる。したがって、A/D変換器20aおよび20
bからは、対応の入力電圧に応じた値を有するディジタ
ル信号（データ）が出力される。A/D変換器20aおよび20
bの出力は、メモリ22aおよび22bにそれぞれ入力される
とともに、スイッチ24aおよび24bのそれぞれの一方接点
に与えられる。スイッチ24aおよび24bのそれぞれの他方
接点はメモリ22aおよび22bの出力に接続される。A/D変
換器20aおよび20bのA/D端子からの出力はまた、操作釦
群26からの信号を受けるモード判別回路28に与えられ
る。

モード判別回路28では、A/D変換器20aおよび20bの出
力がたとえば「256」であるとき、調整モードを設定す
る。調整モードが設定されているとき、モード判別回路
28からの出力によって、メモリ22aおよび22bが書き込み
可能となるとともに、スイッチ24aおよび24bが第１図図
示の状態（すなわち、A/D変換器20aおよび20b側）に切
り換えられる。また、それ以外のとき、モード判別回路
28は通常モード（非調整モード）を設定する。通常モー
ドが設定されているとき、モード判別回路28からの出力
によって、メモリ22aおよび22bが読み出し可能にされる
とともに、スイッチ24aおよび24bが第１図図示とは反対
（すなわち、メモリ22aおよび22b側）に切り換えられ
る。このスイッチ24aおよび24bを通して、A/D変換器20a
および20bまたはメモリ22aおよび22bから遅延量データ
が、前述の遅延回路16aおよび16bにセットされる。

なお、通常モードにおいては、モード判別回路28は操
作釦群26からの操作信号に応じて、再生，停止時のモー
ド信号を出力する。

動作において、モード判別回路28が調整モードを設定
したとき、メモリ22aおよび22bが書き込み可能状態にな
り、スイッチ24aおよび24bがA/D変換器20aおよび20b側
に設定される。したがって、クロック端子18からのクロ
ックに応じてA/D変換器20aおよび20bがA/D変換動作を
し、そのデータがその都度メモリ22aおよび22bにストア
されるとともに、スイッチ24aおよび24bを通して遅延回
路16aおよび16bに与えられる。したがって、PG12からの
PGパルス毎に遅延回路16aおよび16bから、A/D変換器20a
および20bのA/D変換データに相当する量だけ遅延されて
ヘッド切換信号として出力される。

モード判別回路28が通常モードを設定したとき、メモ
リ22aおよび22bは読み出し可能状態となり、スイッチ24
aおよび24bがメモリ22aおよび22b側に切り換えられる。
したがって、通常モードにおいては、A/D変換器20aおよ
び20bのデータは用いられず、メモリ22aおよび22bにス
トアされているA/D変換データが読み出され、それが遅
延回路16aおよび16bの遅延量データとして設定される。
したがって、通常モードにおいては、遅延回路16aおよ
び16bからは、メモリ22aおよび22bにストアされている
データだけPGパルスが遅延されてヘッド切換信号として
出力される。つまり、通常モードにおいてもA/D変換器2
0aおよび20bによるA/D変換は逐次実行されているが、こ
の通常モードにおいては、メモリ22aおよび22bにストア
されている遅延量データが用いられる。したがって、通
常モードにおいては、その都度のA/D変換による遅延量
データを用いないので、遅延量が常に一定となり、A/D
変換誤差があったとしても、位相乱れが生じることはな
い。

なお、第１図実施例において、遅延回路16aおよび16b
を１つの遅延回路として構成してもよい。

第２図はこの発明の他の実施例を示すブロック図であ
る。この実施例では、１つのPG12とFG30が設けられ、FG
30からのFGパルスがカウンタ32に与えられる。このカウ
ンタ32はPGパルスによってリセットされる。そして、ク
ロック端子18からのクロックに応じてA/D変換器20が第
２図に示す可変抵抗器で設定される入力電圧をディジタ
ルデータに変換し、その出力が第１図実施例と同様にメ
モリ22およびスイッチ24に与えられ、A/D端子の出力が
モード判別回路28に与えられる。

この実施例の回転磁気ヘッド装置10′においても第１
図実施例と同様に動作するので、ここでは重複する説明
は省略する。

なお、第１図または第２図実施例を１つのマイクロコ
ンピュータによって構成する場合、第３図〜第５図のよ
うなフロー図に従って動作する。すなわち、PGパルスま
たはFGパルスによる割り込みが発生した場合、そのステ
ップS1において、そのPGパルスまたはFGパルスが所定の
ものであるかどうかを判断する。もしそうでなければ、
何もしないでリターンする。

そして、PGパルスまたは所定のFGパルスであれば、ス
テップS2において、第４図のようにセットされまたは第
５図のようにクリアされる調整フラグがセット状態かど
うかを判断する。すなわち、該当するA/D端子が最初ハ
イレベルの状態であれば調整フラグがセットされ、その
調整フラグは通常モードにおいてリセットされる。

そして、通常モードすなわち調整フラグがリセットさ
れているとき、ステップS3において、メモリからデータ
を呼び出してそれを遅延量データとする。また、調整フ
ラグがセットされているときには、ステップS4およびS5
を実行して、A/D変換データをメモリにストアするとと
もに、そのA/D変換データを遅延量データとする。

そして、ステップS6において、ステップS3またはS5に
おいて設定された遅延量データに従ってPGパルスまたは
所定のFGパルスを遅延させ、ステップS7において、ヘッ
ド切換パルスとして出力する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図である。第２図はこの発明の他の実施例を示すブロック図であ
る。第３図〜第５図はこの発明のその他の実施例の動作を示
すフロー図である。第６図および第７図は、それぞれ、従来技術の動作を示
すタイミング図であり、第６図は１対のPGが設けられて
いる場合を示し、第７図は１つのPGが設けられている場
合を示す。図において、12はPG（パルス発生器）、20a,20b,20はA/
D変換器、22a,22b,22はメモリ、24a,24b,24はスイッ
チ、28はモード判別回路、30はFC（周波数発電機）、32
はカウンタを示す。

Claims

(57)【特許請求の範囲】

【請求項１】回転磁気ヘッドに付属するパルス発生器か
らのパルス信号を起点としてアナログ／ディジタル変換
によって得られる遅延量データに従って遅延してヘッド
切換信号を発生する回転磁気ヘッド装置であって、前記アナログ／ディジタル変換によって得られる遅延量
データをストアするメモリを備え、前記メモリから前記
遅延量データを得るようにしたものにおいて、調整モードまたは通常モードを指定するモード指定手段
を備え、前記モード指定手段によって調整モードが指定されたと
き前記アナログ／ディジタル変換を実行して遅延量デー
タを得、かつ前記モード指定手段によって前記通常モー
ドが指定されたとき前記メモリを読み出して遅延量デー
タを得るようにしたことを特徴とする、回転磁気ヘッド
装置。