JPH044690A - 信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 り業上皇上月上！ 本発明は信号発生回路に関するものであり、特にビデオ
テープレコーダにおけるヘッドドラム上のヘッドの切り
換え用等に使用されるパルス信号を発生する信号発生回
路に関するものである。

茫米勿且ｌ ビデオテープレコーダ（以下ｒＶＴＲＪという）では一
対のヘッドがドラムの互いに１８０°離れた位置に取り
付けられており、これらのヘッドの出力はスイッチング
パルスによって、交互に有効とされる。このようなパル
スは基準周期に対しデユーティ５０％である。前記スイ
ッチングパルスに拘らず基準パルスに対し所定のデユー
ティを持ったパルスは種々の回路において用いられる。

第３図はこのようなパルスを発生する従来の回路を示し
ており、カウンタｌは入力されるクロックＣＬＫをカウ
ントし、予めＲＯＭ　２により決定された所定値までカ
ウントすると、リセットがかかり、再度カウントを繰り
返す。このカウント開始からリセットがかかるまでの期
間は基準周期に相当する。そして、この基準周期はＲＯ
Ｍ　２から与えられるデータによって決まる。尚、この
データはモード選択手段を操作することにより選択され
るモードに対応するようになっている。その結果、例え
ば、通常再生モードでは第５図に示す基準周期Ｔ１とな
り、逆転（以下ｒ　ＲＥＶＪという）３倍速再生モード
では基準周期Ｔ３となる。ここで、第５図（イ）はカウ
ンタのカウント出力をアナログ的に示し、同図（ロ）は
第３図におけるパルス形成手段３の出力を示している。

第３図のカウンタ１とパルス形成手段３を第４図に詳細
に示す。第４図において、カウンタ１のカウンタ部１ａ
の出力線路Ｌ１、Ｌ２、邸、Ｌ４、Ｌ５はスイッチ回路
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５を介してリセット線路５
に接続されている。これらのスイッチ回路８１〜＄５は
第３図に示すＲＯＭ２にも接続されており、ＲＯＭ　２
の出力データにより所定のスイッチ回路が導通可能に設
定される。今、ここではＲＯＭデータによりスイッチＳ
３と８４が導通可能に設定されているとする。従って、
カウンタ部１ａがクロックＣＬＫを１２カウントしたと
きにリセット線路５にはリセットパルス（内部リセット
パルス）が生じる。この内部リセットパルスはＯＲゲー
ト４を通してカウンタ部１ａのリセット端子Ｒへ導かれ
、カウンタ部１ａをリセットする。

前記ＯＲゲート４の低入力としては外部端子６を介して
前記内部リセットパルスと略同じ外部リセットパルス（
垂直同期パルス）が与えられるようになっている。ＶＴ
Ｒが再生モードである時は外部リセットパルスは与えら
れず、専ら内部リセットパルスのみが働くことになる。

しかし、記録モードの時は実質的に外部リセットパルス
が働くことになる。この場合、仮に内部リセットパルス
が時間的に外部リセットパルスよりも早く生じて内部リ
セットパルスによりリセットがかかつても、その後すぐ
に外部リセットパルスが入ってくるので、外部リセット
パルスによりリセットがかかる（ただし、外部リセット
パルスが欠如しているときは内部リセットパルスによる
リセットが有効となる）。逆に外部リセットパルスが先
で内部リセットパルスが後のときは内部リセットパルス
によるリセットはかからない。

第４図において、パルス形成回路３はＪＫフリップフロ
ップで構成されており、そのＪ端子にはカウント値がＯ
のときのパルスが入力され、Ｋ端子にはカウンタ部１ａ
の出力線路Ｌ２とＬ３がハイレベルのとき、即ちカウン
ト値が６のときパルスが入力される。その結果、Ｑ端子
には基準周期に対しデユーティ５０％のパルスＰが生じ
る。

日が　゛　よ゛と　る ところで、例えば通常モードからＲＥＶ　３倍速再生モ
ードに切り換わったとき、上記従来の回路では基準周期
に対するパルスＰのデユーティが変化するという欠点が
ある。第５図は、この場合の様子を示しており、基準周
期Ｔ１に対しデユーティ５０％のパルスが基準周期がＴ
３になるとパルス幅は元のままであるので、デユーティ
が５０％よりも大きくなってしまうのである。尚、第５
図において、パルスＰの立ち上がりがカウンタ部１ａの
カウント開始点よりＡだけずれているのは第４図のＪＫ
フリップフロップのＪ端子に入力するのを上述のＯカウ
ント値でなく、所定のカウント値としたからである。

上記のようなモードに応じてパルスＰのデューテ、イが
変わるのを阻止するために例えば第３図において、Ｊ端
子及び／若しくはに端子につながる線路７．８を固定的
にカウンタ部１ａの出力線路に接続せずにモードに応じ
て接続を切り換えるようにすればよいが、そのようにす
ると線路７．８に関しスイッチ回路等を設けなげれなら
ず、回路的負担が増大するという問題を生じる。

本発明はこのような点に鑑みなされたものであって、簡
単な構成によってパルスのデユーティが変わらないよう
にした新規な信号発生回路を提供することを目的とする
。

゛　るための 上記目的を達成するため本発明の信号発生回路は、基準
周期を決定する手段と、前記基準周期の１７２の周期を
もつカウンタと、前記カウンタの連続する２周期の各々
の所定点において出力レベルが互いに逆方向に変わるパ
ルスを形成するパルス形成手段とからなる構成としてい
る。

作ニー月− このような構成によると、例えばパルスの立ち上がりを
先の１７２周期で行ない、立ち下がりを後の１７２周期
で行なうことになるので、パルスの幅は基準周期が長く
なれば広くなり、短くなれば狭くなる。そのため、パル
スのデユーティは基準周期が変わっても変化しないよう
になる。

笑】目粗 以下、本発明の実施例を図面を参照しつつ説明する。本
発明を実施した第１図において第４図の従来例と同一部
分には同一の符号を付して重複説明を省略する。本実施
例では、通常モードであっても、ＲＥＶ３倍速再生モー
ドであってもリセット線路５には基準周期の１７２の周
期で内部リセットパルスが生じるようになっている。こ
れはＲＯＭ２　（第３図参照）からスイッチ回路８１〜
Ｓ５に与えるデータをソフト的に設定することによって
容易に実現できる。第２図（イ）はカウンタ部１ａのカ
ウント出力を鋸歯状波電圧でアナログ的に示している。

これから分かるように基準周期Ｔ１、Ｔ３のいずれにお
いてもカウンタ部１ａは基準周期に対して１／２の周期
でカウント動作を行なう。

第１図に戻って、パルス形成手段３としてはＴフリップ
フロップが用いられている。そして、そのＴ端子にはカ
ウント値がＯのときパルスが入るようになっているが、
線路９をカウンタ部１ａの出力線路Ｌ１〜Ｌ５に対し所
望通りに接続することによす所望のカウント値でトリガ
ーできる。第２図（ロ）はＡなるカウント値でトリガー
した場合のパルス形成回路３の出力を示している。Ｔフ
リップフロップはＴ端子にパルスが印加される度に反転
するパルスＰをＱ端子に出力する。

第２図に示すように基準周期Ｔ１においてカウンタ部１
ａがＡカウントするとＴフリップフロップのＴ端子にト
リガーパルスが印加されＴフリップフロップのＱ端子は
ハイレベルになる。次にカウンタ部１ａが内部リッセト
パルスによりリセットされ、再びＯからカウント動作を
行なう。そして、Ａカウントに至ると前記Ｔ端子にトリ
ガーパルスが印加されＴフリップフロップはＱ端子をロ
ーレベルになす。この動作はＲＥＶ　３倍速再生モード
に対応する基準周期Ｔ３においても同様に行なわれる。

本実施例ではカウンタ部１ａの周期（従って基準周期）
が短くなればＱ端子の立ち下がりが早くなり、カウンタ
部１ａの周期が長くなればＱ端子の立ち下がりが遅くな
る。このためパルス形成回路３から出力されるパルスの
デユーティ（基準周期における）は常に５０％となる。

丑１ｂλ効１゜ 以上説明した通り、本発明によれば、例えばパルスの立
ち上がりを基準周期に対するカウンタの先の１７２周期
で行ない、立ち下がりを後の１７２周期で行なうことに
なるので、パルスの幅は基準周期が長くなれば広くなり
、短くなれば狭くなる。そのため、基準周期におけるパ
ルスのデユーティは基準周期が変わっても変化しないよ
うになる。しかも、これは基準周期に対しカウンタの周
期を１７２にするだけでよいので、簡単な構成で実現で
きる。

【図面の簡単な説明】

第１図は本発明を実施した信号発生回路の要部を示す回
路図であり、第２図はその動作説明図である。第３図は
信号発生回路の一般的なブロック図であり、第４図は従
来例の要部回路図、第５図はその動作説明図である。 １・・−カウンタ、　　１ａ・・・カウンタ部、２・・
・ＲＯＭ、　　　　　訃・・パルス形成回路、４・・・
ＯＲゲート、　　５・・・リセット線路、６・・・外部
端子、　　Ｐ・・・出力パルス、Ｌ１〜Ｌ５・・・カウ
ンタ部の出力線路、８１〜Ｓ５・・・スイッチ回路。

Claims (1)

【特許請求の範囲】
1. （１）基準周期を決定する手段と、前記基準周期の１／
   ２の周期をもつカウンタと、前記カウンタの連続する２
   周期の各々の所定点において出力レベルが互いに逆方向
   に変わるパルスを形成するパルス形成手段と、から成る
   信号発生回路。