JP2856570B2 - クロック作成回路 - Google Patents

クロック作成回路

Info

Publication number
JP2856570B2
JP2856570B2 JP3154029A JP15402991A JP2856570B2 JP 2856570 B2 JP2856570 B2 JP 2856570B2 JP 3154029 A JP3154029 A JP 3154029A JP 15402991 A JP15402991 A JP 15402991A JP 2856570 B2 JP2856570 B2 JP 2856570B2
Authority
JP
Japan
Prior art keywords
reference signal
clock
signal
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3154029A
Other languages
English (en)
Other versions
JPH04352517A (ja
Inventor
幸雄 萩原
正晃 吉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
NEC Corp
Original Assignee
Nippon Electric Co Ltd
NEC Shizuoca Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd, NEC Shizuoca Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3154029A priority Critical patent/JP2856570B2/ja
Publication of JPH04352517A publication Critical patent/JPH04352517A/ja
Application granted granted Critical
Publication of JP2856570B2 publication Critical patent/JP2856570B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明はクロック作成回路に関し、特に2
種類の同期したクロック信号の一方を選択し、これをも
とに基準位相クロックを分周作成するクロック作成回路
に関する。
【0002】
【従来技術】一般に、PLL回路の基準位相信号を作成
する場合においては、2種類の同期したクロック信号を
夫々分周し、その分周したものの一方を基準位相信号と
して送出している。その従来のクロック作成回路につい
て図2を参照して説明する。
【0003】図において、従来のクロック作成回路は、
入力端子1に入力されるクロック信号100 を分周するカ
ウンタ回路2と、入力端子6に入力されるクロック信号
200を分周するカウンタ回路7と、クロックの選択信号
入力端子11に入力される選択信号110 に応じてカウン
タ回路2及び7の出力を択一的に送出するクロックセレ
クタ5とを含んで構成されている。
【0004】カウンタ回路2は、分周出力である基準信
号20の他に基準信号20から70への切換動作時に用
いる参照信号21を送出する。また、カウンタ回路7
は、分周出力である基準信号70の他に基準信号70か
ら20への切換動作時に用いる参照信号71を送出す
る。
【0005】さらに、従来のクロック作成回路は、参照
パルス71及び論理「0」の信号を入力とするクロック
セレクタ4と、参照パルス21及び論理「0」の信号を
入力とするクロックセレクタ9とを含んで構成されてい
る。これらクロックセレクタ4及び9は、クロック入力
断時等に入力される入力端子11への選択信号110 に応
じて切換選択動作を行うセレクタであり、互いに異なる
方の入力を送出するように選択する。すなわち、クロッ
クセレクタ5が基準信号20側を選択している場合に
は、クロックセレクタ4は論理「0」側、クロックセレ
クタ9は参照信号21側を夫々選択する。逆に、クロッ
クセレクタ5が基準信号70側を選択している場合に
は、クロックセレクタ4は参照信号71側、クロックセ
レクタ9は論理「0」側を夫々選択する。
【0006】クロックセレクタ9の出力90は立上り検
出回路8に入力され、出力90の論理「1」の期間、す
なわち参照信号21の存在期間におけるクロック信号20
0 の立上りタイミングが検出される。そして、この立上
りタイミングでカウンタ回路7がリセットされ、基準信
号70が送出されるのである。
【0007】一方、クロックセレクタ4の出力40は立
上り検出回路3に入力され、出力40の論理「1」の期
間、すなわち参照信号71の存在期間におけるクロック
信号100 の立上りタイミングが検出される。そして、こ
の立上りタイミングでカウンタ回路2がリセットされ、
基準信号20が送出されるのである。
【0008】かかる構成とされた従来のクロック作成回
路の動作について図3を用いて説明する。図3は従来の
クロック作成回路の動作を示すタイムチャートである。
【0009】図において、クロック信号100 が分周され
て基準信号20及び参照信号21が作成される。また、
クロック信号200 が分周されて基準信号70及び参照信
号71が作成される。
【0010】ここで、現在基準信号20が選択されてク
ロックセレクタ5から出力されているものとすると、ク
ロックセレクタ9の出力90は、参照信号21となり、
立上り検出回路8に入力される。一方、クロックセレク
タ4の出力40は、論理「0」となり、立上り検出回路
3に入力される。
【0011】この基準信号20が選択されている状態に
おいては、所定周期毎に基準信号20が有効となり、そ
の変化タイミングで参照信号21も有効となる。
【0012】ここで、選択信号が入力されると、クロッ
クセレクタ5の選択条件が変わる。この場合、基準信号
20から基準信号70へ同期状態を保ちつつ切換えるた
め、図に示されている参照信号21の存在期間において
クロック信号200 が立上るタイミングでカウンタ回路7
がリセットされ、基準信号20から基準信号70へ切換
わる()。
【0013】この切換え動作により、クロックセレクタ
9の出力90は、論理「0」となり、立上り検出回路8
に入力される。一方、クロックセレクタ4の出力40
は、参照信号71となり、立上り検出回路3に入力され
る。以後は、基準信号70が選択されてクロックセレク
タ5から出力されることになる。
【0014】再び選択信号が入力されると、クロックセ
レクタ5の選択条件が変わり、もとの選択条件に戻る。
この場合、基準信号70から基準信号20へ同期状態を
保ちつつ切換えるため図に示されている参照信号71の
存在期間においてクロック信号100 が立上るタイミング
でカウンタ回路2がリセットされ、基準信号70から基
準信号20へ切換わる()。
【0015】この切換え動作により、クロックセレクタ
9の出力90は、参照信号21となり、立上り検出回路
8に入力される。一方、クロックセレクタ4の出力40
は、論理「0」となり立上り検出回路3に入力される。
以後は、基準信号70が選択されてクロックセレクタ5
から出力されることになる。
【0016】以下同様に、切換え動作が行われる毎にカ
ウンタ回路2又は7がリセットされ、基準信号が選択さ
れて出力される(、、)。
【0017】以上のように、選択されている側の参照パ
ルスを相手側、すなわち非選択側に入力しておくことに
より、同期状態を保ちつつ基準信号の相互切換えが行え
るのである。
【0018】しかし、上述した従来のクロック作成回路
では、基準信号の選択を切換えた時、切換え後のクロッ
ク信号の1タイムスロット幅以下の位相変動が切換え動
作毎に発生してしまう。すなわち、図3に示されている
ように位相変動が累積し、クロック作成回路から出力さ
れる基準信号の位相が徐々にずれてしまうという欠点が
あった。
【0019】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は基準信号の切換
えを行っても位相変動が累積することのないクロック作
成回路を提供することである。
【0020】
【発明の構成】本発明によるクロック作成回路は、第1
のクロック信号をN(Nは正の整数)分周した第1の基
準信号を作成する第1のカウンタと、第2のクロック信
号をN分周した第2の基準信号を作成する第2のカウン
と、前記第1の基準信号の変化点を中心として前記第
2のクロック信号の1サイクル分と略同一のパルス幅を
有する参照信号を作成する参照信号作成手段と、選択信
号に応じて前記参照信号の存在期間における前記第2の
クロック信号の変化タイミングで前記第1の基準信号か
ら前記第2の基準信号へ切換える切換手段と、前記参照
信号の存在期間における前記第2のクロック信号の変化
タイミングで前記第2のカウンタをリセットする手段と
を含み、この切換手段の出力を作成クロックとして導出
するようにしたことを特徴とする。
【0021】
【実施例】次に、本発明について図面を参照して説明す
る。
【0022】図1は本発明によるクロック作成回路の一
実施例による基準信号切換時の動作を示すタイムチャー
トであり、図3と同等の信号は同一信号名及び同一符号
により示されている。図において、本発明の一実施例に
よるクロック作成回路の動作が従来回路のそれと異なる
点は、基準信号20の変化タイミング(立上り点)を中
心として前後等しい長さの参照信号21を作成する点で
ある。なお、図1の動作のための構成は図2に示されて
いるブロック図と略同一である。詳細は後述する。
【0023】図1(a)には、基準信号20がクロック
セレクタ5で選択されている場合が示されている。基準
信号20が選択されているため、従来回路と同様に、参
照信号21がクロックセレクタ9の出力90として非選
択側の立上り検出回路8に入力される。一方、非選択側
の参照信号71の代りに、クロックセレクタ4は論理
「0」の信号を出力40として送出する。
【0024】この図1(a)で重要な点は基準信号20
の変化点を中心として非選択側のクロック信号200 の1
サイクル分と略同一のパルス幅を有する参照信号21を
作成する点である。この参照信号21を非選択側の立上
り検出回路8に入力しておけば、選択信号が入力される
と参照信号21の存在期間におけるクロック信号200の
変化タイミングで基準信号20から基準信号70へ同期
状態を保ちつつ切換わる()。これにより、図1
(a)の状態から図1(b)に示されている状態へと変
化する。
【0025】この図1(b)への変化後は、基準信号7
0がクロックセレクタ5を介して出力されると共に、参
照信号71がクロックセレクタ4の出力40として非選
択側の立上り検出回路3に入力される。一方、非選択側
の参照信号21の代りに、クロックセレクタ9は論理
「0」の信号を出力90として送出する。
【0026】この図1(b)の状態においても、基準信
号20の変化点を中心として参照信号21が作成されて
いる。
【0027】この図1(b)の状態において、再び選択
信号が入力されると参照信号71の存在期間におけるク
ロック信号100 の変化タイミングで基準信号70から基
準信号20へ同期状態を保ちつつ切換わる()。これ
により、再び図1(b)の状態から図1(a)に示され
ている状態へと変化する。
【0028】つまり、参照信号の作成方式が従来と異な
るため、回路の動作は図1(a)又は図1(b)のいず
れか一方の状態となるのである。
【0029】よって、選択状態の切換えがあった場合で
も、端子10には図1(a)又は(b)の状態の基準信
号20又は基準信号70交互に出力されることにな
る。これは、立上り検出回路3及び8の出力位相が、切
換え動作によって変化しない位相関係になったためであ
る。よって、図1(a)から(b)の状態となったと
き、切換え動作での端子10の出力変動分はクロック信
号100 の1サイクル分以下となり、かつ位相変動分の累
積は発生しないのである。
【0030】次に、図1の動作を実現するための構成に
ついて図4及び図5を参照して説明する。
【0031】図4(a)は、立上り検出回路の内部構成
例を示す回路ブロック図である。図において、立上り検
出回路は2個のD型フリップフロップ(以下、FFと略
す)41及び42と、アンド回路43とを含んで構成さ
れている。この図4(a)の構成によれば、同図(b)
に示されているように、D型FF41の出力Qが論理
「1」になるとアンド回路43の出力430 が論理「1」
になる()。また、すぐ次のクロック信号の立上りで
D型FF42の出力Qの反転値か論理「0」になるた
め、アンド回路43の出力430 が論理「0」に戻る
()。このアンド回路43の出力430 は各カウンタ回
路へのリセット信号となり、そのリセットタイミングで
上述の基準信号が出力されるのである。
【0032】一方、図5(a)はカウンタ回路の内部構
成例を示す回路ブロック図である。図において、カウン
タ回路は、クロック信号に応じてカウント動作を行う分
周回路50と、この分周回路50の出力に応答して基準
信号及び参照信号を送出する信号作成回路51とを含ん
で構成されている。
【0033】かかる構成において、分周回路50は立上
り検出回路の出力を同期ロード入力とした1/N分周の
フリーラン分周回路である。そして、1/N毎に分周回
路の位相がサイクリックに出力され、立上り検出回路の
出力が同期ロード入力された時に分周回路の位相をそれ
に合せるようにリセットする。
【0034】信号作成回路は分周回路の位相信号をデコ
ードし夫々参照信号、基準信号として出力する。
【0035】ここで、図5(a)の動作が示されている
同図(b)を参照すると、クロック信号の入力に応じて
分周回路50のカウント値は上昇する。そして、参照信
号は常にカウント値「188 」から4クロック分、基準信
号はカウント値「190 」から1クロック分出力するよう
に信号作成回路51においてカウント値をもとに作成さ
れる。
【0036】つまり、カウンタ回路内では、カウント値
に基づいて基準信号及び参照信号を作成しているため、
基準信号20の変化点を中心としてクロック信号200 の
1サイクル分と略同一のパルス幅を有する参照信号を作
成することができるのである。また、参照信号のパルス
幅は相手側クロック信号の1サイクル分と同一か、やや
大きい程度が望ましい。1サイクル分より小さいとその
パルス存在期間で相手側クロックが変化しない場合があ
り、1サイクル分よりはるかに大きいと数クロック分前
に相手側クロックが変化して図3とは逆に時間的に前側
(図3中の右から左)へ位相変動が累積するからであ
る。
【0037】なお、図5(b)は、N=193 の場合で、
立上り検出回路の出力によるリセットを行った状態の動
作例である。分周比Nは適当に選べば良い。
【0038】
【発明の効果】以上説明したように本発明は、2種類の
クロックより基準信号を作成する時に、非選択側クロッ
ク信号の参照信号を、基準信号を中心として作成するこ
とにより、クロック信号切換え時の位相変動を少なくで
き、また位相変動の累積が発生しなという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例によるクロック作成回路の動作
を示すタイムチャートである。
【図2】本発明の実施例及び従来のクロック作成回路の
構成を示す回路ブロック図である。
【図3】従来のクロック作成回路の動作を示すタイムチ
ャートである。
【図4】本発明の実施例によるクロック作成回路の立上
り検出回路の構成例及びその動作を示す回路ブロック図
及びタイムチャートである。
【図5】本発明の実施例によるクロック作成回路のカウ
ンタ回路の構成例及びその動作を示す回路ブロック図及
びタイムチャートである。
【符号の説明】
2,7 カウンタ回路 3,8 立上り検出回路 4,5,9 クロックセレクタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03L 7/00 - 7/14

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1のクロック信号をN(Nは正の整
    数)分周した第1の基準信号を作成する第1のカウンタ
    と、第2のクロック信号をN分周した第2の基準信号を
    作成する第2のカウンタと、前記第1の基準信号の変化
    点を中心として前記第2のクロック信号の1サイクル分
    と略同一のパルス幅を有する参照信号を作成する参照信
    号作成手段と、選択信号に応じて前記参照信号の存在期
    間における前記第2のクロック信号の変化タイミングで
    前記第1の基準信号から前記第2の基準信号へ切換える
    切換手段と、前記参照信号の存在期間における前記第2
    のクロック信号の変化タイミングで前記第2のカウンタ
    をリセットする手段とを含み、この切換手段の出力を作
    成クロックとして導出するようにしたことを特徴とする
    クロック作成回路。
JP3154029A 1991-05-29 1991-05-29 クロック作成回路 Expired - Lifetime JP2856570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3154029A JP2856570B2 (ja) 1991-05-29 1991-05-29 クロック作成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3154029A JP2856570B2 (ja) 1991-05-29 1991-05-29 クロック作成回路

Publications (2)

Publication Number Publication Date
JPH04352517A JPH04352517A (ja) 1992-12-07
JP2856570B2 true JP2856570B2 (ja) 1999-02-10

Family

ID=15575355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3154029A Expired - Lifetime JP2856570B2 (ja) 1991-05-29 1991-05-29 クロック作成回路

Country Status (1)

Country Link
JP (1) JP2856570B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582774B2 (ja) * 1987-04-22 1997-02-19 株式会社日立製作所 半導体集積回路装置及びpll回路

Also Published As

Publication number Publication date
JPH04352517A (ja) 1992-12-07

Similar Documents

Publication Publication Date Title
JP3613819B2 (ja) ディジタル遅延線
JPS6243568B2 (ja)
US6329861B1 (en) Clock generator circuit
JP2856570B2 (ja) クロック作成回路
JP3523362B2 (ja) クロック回路及びこれを用いたプロセッサ
JP2660769B2 (ja) 同期デジタルクロック用スケーラ
JP3132657B2 (ja) クロック切替回路
JPS61140221A (ja) タイミング発生回路
JPH04316234A (ja) クロック切替回路
JP2757714B2 (ja) フレームパルス生成回路
JP2679471B2 (ja) クロック切替回路
JP2972590B2 (ja) クロック切替回路
KR100278271B1 (ko) 클럭주파수분주장치
JPH04268841A (ja) 相互同期装置
JPH0998161A (ja) クロック切替え回路
JPH0738398A (ja) クロック切替回路
JPH0661848A (ja) 位相同期発振器
JPH05297976A (ja) クロック切替回路
JPH0786889A (ja) パルス信号発生回路
SU1290282A1 (ru) Устройство дл синхронизации вычислительной системы
JP2806661B2 (ja) 二重ループ形pll回路
JPH0645891A (ja) パルス整形回路およびそれを利用した可変分周器システム
JPH0691425B2 (ja) D形フリップフロップを使用した分周回路
JP2669689B2 (ja) 高速フレーム同期回路
SU1332553A1 (ru) Устройство фазовой синхронизации