JP2734782B2 - スタッフ多重化装置のクロック平滑回路 - Google Patents
スタッフ多重化装置のクロック平滑回路Info
- Publication number
- JP2734782B2 JP2734782B2 JP3023886A JP2388691A JP2734782B2 JP 2734782 B2 JP2734782 B2 JP 2734782B2 JP 3023886 A JP3023886 A JP 3023886A JP 2388691 A JP2388691 A JP 2388691A JP 2734782 B2 JP2734782 B2 JP 2734782B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- counter
- output
- shift register
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータを生成するクロッ
クとは独立したクロックで動作するデジタル通信路を利
用してデータ通信を可能とするスタッフ多重化装置のク
ロック平滑回路に関する。
クとは独立したクロックで動作するデジタル通信路を利
用してデータ通信を可能とするスタッフ多重化装置のク
ロック平滑回路に関する。
【０００２】
【従来の技術】従来、この種のスタッフ多重化装置のク
ロック平滑回路は、受信回路で得られる通信路クロッ
ク、すなわち１クロックの時間内でクロック位相が 360
°進み又は遅れることがあるクロックを、電圧制御型発
振器を使用したフェーズロック回路を通すことにより平
滑化する、いわゆるアナログ型のものとして構成されて
いる。尚、スタッフ多重化装置の受信回路から出力され
るクロックの位相は、通信データが１ビット付加の際に
360°進み、また１ビット削除の際に 360°遅れるもの
であり、出力データもこのクロック位相に従属してい
る。
ロック平滑回路は、受信回路で得られる通信路クロッ
ク、すなわち１クロックの時間内でクロック位相が 360
°進み又は遅れることがあるクロックを、電圧制御型発
振器を使用したフェーズロック回路を通すことにより平
滑化する、いわゆるアナログ型のものとして構成されて
いる。尚、スタッフ多重化装置の受信回路から出力され
るクロックの位相は、通信データが１ビット付加の際に
360°進み、また１ビット削除の際に 360°遅れるもの
であり、出力データもこのクロック位相に従属してい
る。
【０００３】
【発明が解決しようとする課題】上述したように従来の
スタッフ多重化装置のクロック平滑回路は、電圧制御型
発振器を使用したアナログ型のものであるため、このア
ナログ回路を構成するためのアナログ部品の組立や回路
の調整に多くの時間を必要とし、更に部品の周囲温度ま
たは経年変化等によって回路の特性が変化し易いという
問題があった。本発明の目的は、製造が容易でかつ調整
が不要であると共に、部品の周囲温度又は経年変化等に
より回路の特性が変化しないデジタル型のスタッフ多重
化装置のクロック平滑回路を提供することにある。
スタッフ多重化装置のクロック平滑回路は、電圧制御型
発振器を使用したアナログ型のものであるため、このア
ナログ回路を構成するためのアナログ部品の組立や回路
の調整に多くの時間を必要とし、更に部品の周囲温度ま
たは経年変化等によって回路の特性が変化し易いという
問題があった。本発明の目的は、製造が容易でかつ調整
が不要であると共に、部品の周囲温度又は経年変化等に
より回路の特性が変化しないデジタル型のスタッフ多重
化装置のクロック平滑回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明のクロック平滑回
路は、通信路クロックを計数して一定周期毎にパルスを
出力する第１のカウンタと、第１のカウンタから出力さ
れるパルスを計数してその計数値をアドレス信号として
出力する第２のカウンタと、通信路クロックの１周期分
の波形を一時的に記憶するシフトレジスタと、シフトレ
ジスタの動作クロックを発生する発振器と、第２のカウ
ンタから出力されるアドレス信号に従ってシフトレジス
タの各段出力から一つを選択して出力するセレクタとを
備えている。
路は、通信路クロックを計数して一定周期毎にパルスを
出力する第１のカウンタと、第１のカウンタから出力さ
れるパルスを計数してその計数値をアドレス信号として
出力する第２のカウンタと、通信路クロックの１周期分
の波形を一時的に記憶するシフトレジスタと、シフトレ
ジスタの動作クロックを発生する発振器と、第２のカウ
ンタから出力されるアドレス信号に従ってシフトレジス
タの各段出力から一つを選択して出力するセレクタとを
備えている。
【０００５】
【作用】本発明によれば、スタッフ多重化装置の受信回
路から出力されるクロックの急激なクロック位相の変化
を緩やかな変化に平滑するクロック平滑回路本来の機能
をデジタル回路で実現することが可能となる。
路から出力されるクロックの急激なクロック位相の変化
を緩やかな変化に平滑するクロック平滑回路本来の機能
をデジタル回路で実現することが可能となる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成を示すブロック図で
ある。スタッフ多重化装置の受信回路から出力される通
信路クロック１０１は第１のカウンタ１とシフトレジス
タ４に与えられる。第１のカウンタ１は通信路クロック
１０１を計数し一定周期毎にパルス１０２を出力する。
第２のカウンタ２はパルス１０２を計数し、その計数値
をアドレス信号１０３として出力する。第２のカウンタ
２はアップダウンカウンタとなっており、制御信号１０
４によりアップカウント動作又はダウンカウント動作が
切換えられる。即ち、スタッフ多重化動作においてデー
タの挿入が発生した場合にはダウンカウント動作とな
り、データの削除が発生した場合にはアップカウント動
作となるべく制御される。シフトレジスタ４は１周期分
の通信路クロック１０１を一時的に記憶し、各段の状態
１０６を並列的に出力する。発振器３はシフトレジスタ
４の動作クロック１０５を発生する。シフトレジスタ４
の段数をｎ段とすると、発振器３の発振周波数は通信路
クロックのｎ倍となる。シフトレジスタ４のｎ個の出力
１０６はセレクタ５にてアドレス信号１０３に従って選
択され出力１０７として出力される。前記通信路クロッ
ク１０１と制御信号１０４及び出力１０７の関係を図２
に示す。制御信号１０４がダウンカウント動作を指示し
た場合、出力１０７はデータの挿入に合わせて通常動作
時に比べて１クロック多いクロックを出力する。また、
制御信号１０４がアップカウント動作を指示した場合、
出力１０７はデータの削除に合わせて通常動作時に比べ
て１クロック少ないクロックを出力する。すなわち、図
２において平滑動作が行われる場合には、平滑動作時間
Ｔ内において、通常ｍ個のクロック出力があるところの
ものが、ｍ＋１個またはｍ−１個に変化する。前記第１
のカウンタ１はクロック平滑速度を決定するカウンタで
ある。このカウント値が大きい場合には、第２のカウン
タ２へのパルス１０２の発生周期が長くなるため、前記
平滑動作を長時間かけて完了する。この平滑動作時間Ｔ
は出力１０７を受け取って動作する側の装置にとっては
長い方がクロック位相変化が緩やかであり都合がよい
が、実際にはＴはデータの挿入／削除が発生する周期以
内に終了しなければならないので、これを勘案して、第
１のカ ウンタ１のカウント値を決定する。なお、第１の
カウンタ１のカウント値が４の場合の第１のカウンタ１
と第２のカウンタ２の動作タイミングを図３に示す。ｎ
が大きいほど、クロック平滑動作時のクロック位相変化
が緩やかとなるが、例としてｎ＝８の場合を図４に示
す。
る。図１は本発明の一実施例の構成を示すブロック図で
ある。スタッフ多重化装置の受信回路から出力される通
信路クロック１０１は第１のカウンタ１とシフトレジス
タ４に与えられる。第１のカウンタ１は通信路クロック
１０１を計数し一定周期毎にパルス１０２を出力する。
第２のカウンタ２はパルス１０２を計数し、その計数値
をアドレス信号１０３として出力する。第２のカウンタ
２はアップダウンカウンタとなっており、制御信号１０
４によりアップカウント動作又はダウンカウント動作が
切換えられる。即ち、スタッフ多重化動作においてデー
タの挿入が発生した場合にはダウンカウント動作とな
り、データの削除が発生した場合にはアップカウント動
作となるべく制御される。シフトレジスタ４は１周期分
の通信路クロック１０１を一時的に記憶し、各段の状態
１０６を並列的に出力する。発振器３はシフトレジスタ
４の動作クロック１０５を発生する。シフトレジスタ４
の段数をｎ段とすると、発振器３の発振周波数は通信路
クロックのｎ倍となる。シフトレジスタ４のｎ個の出力
１０６はセレクタ５にてアドレス信号１０３に従って選
択され出力１０７として出力される。前記通信路クロッ
ク１０１と制御信号１０４及び出力１０７の関係を図２
に示す。制御信号１０４がダウンカウント動作を指示し
た場合、出力１０７はデータの挿入に合わせて通常動作
時に比べて１クロック多いクロックを出力する。また、
制御信号１０４がアップカウント動作を指示した場合、
出力１０７はデータの削除に合わせて通常動作時に比べ
て１クロック少ないクロックを出力する。すなわち、図
２において平滑動作が行われる場合には、平滑動作時間
Ｔ内において、通常ｍ個のクロック出力があるところの
ものが、ｍ＋１個またはｍ−１個に変化する。前記第１
のカウンタ１はクロック平滑速度を決定するカウンタで
ある。このカウント値が大きい場合には、第２のカウン
タ２へのパルス１０２の発生周期が長くなるため、前記
平滑動作を長時間かけて完了する。この平滑動作時間Ｔ
は出力１０７を受け取って動作する側の装置にとっては
長い方がクロック位相変化が緩やかであり都合がよい
が、実際にはＴはデータの挿入／削除が発生する周期以
内に終了しなければならないので、これを勘案して、第
１のカ ウンタ１のカウント値を決定する。なお、第１の
カウンタ１のカウント値が４の場合の第１のカウンタ１
と第２のカウンタ２の動作タイミングを図３に示す。ｎ
が大きいほど、クロック平滑動作時のクロック位相変化
が緩やかとなるが、例としてｎ＝８の場合を図４に示
す。
【０００７】この構成において、データの挿入が発生し
た場合、第２のカウンタ２はダウンカウント動作となる
が、まず最初に計数値の初期状態０の状態から最大値
（ｎ−１）に状態遷移した後、順次ダウンカウント動作
を行うよう動作する。この動作に従ってセレクタ５はシ
フトレジスタ４の出力１０６を選択するので、セレクタ
５の出力１０７ではまず１クロック分過去のクロック信
号が出力され、その後順次クロック位相を１／ｎづつ縮
めながら元の選択状態に復帰する。その結果、出力クロ
ック１０７としては１クロック分挿入されたことにな
る。このとき、第１のカウンタ１のカウント値が図３の
ように「４」であった場合には、通信路クロックの４個
毎にセレクタ５が切り替わるので、平滑動作時間Ｔは通
信路クロック数換算でＴ＝４×ｎ（クロック）となる。
図４の例のように、ｎ＝８の場合には、Ｔ＝３２（クロ
ック）となり、この時間内における出力クロック１０７
のクロック数は３３となる。
た場合、第２のカウンタ２はダウンカウント動作となる
が、まず最初に計数値の初期状態０の状態から最大値
（ｎ−１）に状態遷移した後、順次ダウンカウント動作
を行うよう動作する。この動作に従ってセレクタ５はシ
フトレジスタ４の出力１０６を選択するので、セレクタ
５の出力１０７ではまず１クロック分過去のクロック信
号が出力され、その後順次クロック位相を１／ｎづつ縮
めながら元の選択状態に復帰する。その結果、出力クロ
ック１０７としては１クロック分挿入されたことにな
る。このとき、第１のカウンタ１のカウント値が図３の
ように「４」であった場合には、通信路クロックの４個
毎にセレクタ５が切り替わるので、平滑動作時間Ｔは通
信路クロック数換算でＴ＝４×ｎ（クロック）となる。
図４の例のように、ｎ＝８の場合には、Ｔ＝３２（クロ
ック）となり、この時間内における出力クロック１０７
のクロック数は３３となる。
【０００８】又、データの削除が発生した場合、第２の
カウンタ２はアップカウント動作となる。まず、計数値
の初期状態０の状態から順次アップカウント動作を行
い、最後に最大値（ｎ−１）の状態から初期状態０に状
態遷移する。この動作に従ってセレクタ５はシフトレジ
スタ４の出力１０６を選択するので、セレクタ５の出力
１０７では順次クロック位相を１／ｎづつ伸張しながら
出力し、最後に１クロック分将来のクロック選択状態に
復帰する。その結果、出力クロック１０７としては１ク
ロック分削除されたことになる。このとき、第１のカウ
ンタ１のカウント値が図３のように「４」であった場合
には、通信路クロックの４個毎にセレクタ５が切り替わ
るので、平滑動作時間Ｔは通信路クロック数換算でＴ＝
４×ｎ（クロック）となる。図４の例のように、ｎ＝８
の場合には、Ｔ＝３２（クロック）となり、この時間内
における出力クロック１０７のクロック数は３１とな
る。
カウンタ２はアップカウント動作となる。まず、計数値
の初期状態０の状態から順次アップカウント動作を行
い、最後に最大値（ｎ−１）の状態から初期状態０に状
態遷移する。この動作に従ってセレクタ５はシフトレジ
スタ４の出力１０６を選択するので、セレクタ５の出力
１０７では順次クロック位相を１／ｎづつ伸張しながら
出力し、最後に１クロック分将来のクロック選択状態に
復帰する。その結果、出力クロック１０７としては１ク
ロック分削除されたことになる。このとき、第１のカウ
ンタ１のカウント値が図３のように「４」であった場合
には、通信路クロックの４個毎にセレクタ５が切り替わ
るので、平滑動作時間Ｔは通信路クロック数換算でＴ＝
４×ｎ（クロック）となる。図４の例のように、ｎ＝８
の場合には、Ｔ＝３２（クロック）となり、この時間内
における出力クロック１０７のクロック数は３１とな
る。
【０００９】ここで、第２のカウンタ２は第１のカウン
タ１から出力されるパルス１０２により動作するので、
第１のカウンタ１のカウント値によって出力クロック１
０７の位相推移間隔を設定することができる。
タ１から出力されるパルス１０２により動作するので、
第１のカウンタ１のカウント値によって出力クロック１
０７の位相推移間隔を設定することができる。
【００１０】
【発明の効果】以上説明したように本発明は、スタッフ
多重化装置の受信回路から出力されるクロックの急激な
クロック位相の変化を緩やかな変化に平滑するクロック
平滑回路本来の機能をデジタル回路で実現するよう構成
しているので、製造が容易でかつ調整が不要であるとと
もに、部品の周囲温度又は経年変化等により回路の特性
が変化することがないという効果がある。
多重化装置の受信回路から出力されるクロックの急激な
クロック位相の変化を緩やかな変化に平滑するクロック
平滑回路本来の機能をデジタル回路で実現するよう構成
しているので、製造が容易でかつ調整が不要であるとと
もに、部品の周囲温度又は経年変化等により回路の特性
が変化することがないという効果がある。
【図１】本発明のクロック平滑回路の一実施例のブロッ
ク図である。
ク図である。
【図２】
通信路クロックと出力との関係を示す図であ
る。
る。
【図３】
第２のカウンタの動作を説明するための図てあ
る。
る。
【図４】
シフトレジスタ及びセレクタの動作を説明する
ための図である。
ための図である。
１ 第１のカウンタ ２ 第２のカウンタ ３ 発振器 ４ シフトレジスタ ５ セレクタ
Claims (1)
- 【請求項１】 データを生成するクロックとは独立した
クロックで動作するデジタル通信路を利用してデータ通
信を可能とするスタッフ多重化装置のクロック平滑回路
において、通信路クロックを計数して一定周期毎にパル
スを出力する第１のカウンタと、第１のカウンタから出
力されるパルスを計数してその計数値をアドレス信号と
して出力する第２のカウンタと、前記通信路クロックの
１周期分の波形を一時的に記憶するシフトレジスタと、
シフトレジスタの動作クロックを発生する発振器と、前
記第２のカウンタから出力されるアドレス信号に従って
シフトレジスタの各段出力から一つを選択して出力する
セレクタとを備えることを特徴とするスタッフ多重化装
置のクロック平滑回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023886A JP2734782B2 (ja) | 1991-01-25 | 1991-01-25 | スタッフ多重化装置のクロック平滑回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023886A JP2734782B2 (ja) | 1991-01-25 | 1991-01-25 | スタッフ多重化装置のクロック平滑回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04250731A JPH04250731A (ja) | 1992-09-07 |
| JP2734782B2 true JP2734782B2 (ja) | 1998-04-02 |
Family
ID=12122934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3023886A Expired - Fee Related JP2734782B2 (ja) | 1991-01-25 | 1991-01-25 | スタッフ多重化装置のクロック平滑回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734782B2 (ja) |
-
1991
- 1991-01-25 JP JP3023886A patent/JP2734782B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04250731A (ja) | 1992-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675886A (en) | Frame synchronization device | |
| JPH09312669A (ja) | データ伝送方式 | |
| JP2576366B2 (ja) | 可変遅延バッファ回路 | |
| JPS6340080B2 (ja) | ||
| US5731770A (en) | Digital data buffering device | |
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| JP2597239B2 (ja) | ディジタル位相同期ループ及び該ディジタル位相同期ループを具える受信機及びその制御方法 | |
| JP2734782B2 (ja) | スタッフ多重化装置のクロック平滑回路 | |
| JP2616701B2 (ja) | クロック従属同期装置の高速引込み制御回路 | |
| JPH09512406A (ja) | シリアルデータ信号をパラレルデータ信号へ変換する回路装置 | |
| US5656958A (en) | Frequency synthesizing device | |
| JP2842784B2 (ja) | Ｐｌｌ回路 | |
| US6084442A (en) | Digital oscillator for generating two fixed pulse signals from one clock | |
| JP2703263B2 (ja) | 位相基準信号形成回路装置 | |
| JPH0812574B2 (ja) | 集積回路装置 | |
| JP2703394B2 (ja) | 回転磁気ヘッド装置 | |
| SU1688440A1 (ru) | Частотный манипул тор | |
| US5754616A (en) | Two-phase counter circuit | |
| JPS6312424B2 (ja) | ||
| KR900002636B1 (ko) | 디지탈 교환기의 송신클럭동기장치 | |
| JPH08116255A (ja) | 周波数シンセサイザ | |
| JP2643523B2 (ja) | ビット多重装置 | |
| JPH05315898A (ja) | トリガ同期回路 | |
| JP2850671B2 (ja) | 可変遅延回路 | |
| JP2617575B2 (ja) | データ速度変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |