JPH04250731A - スタッフ多重化装置のクロック平滑回路 - Google Patents
スタッフ多重化装置のクロック平滑回路Info
- Publication number
- JPH04250731A JPH04250731A JP3023886A JP2388691A JPH04250731A JP H04250731 A JPH04250731 A JP H04250731A JP 3023886 A JP3023886 A JP 3023886A JP 2388691 A JP2388691 A JP 2388691A JP H04250731 A JPH04250731 A JP H04250731A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- counter
- output
- smoothing circuit
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009499 grossing Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000003780 insertion Methods 0.000 abstract description 3
- 230000037431 insertion Effects 0.000 abstract description 3
- 230000007704 transition Effects 0.000 description 3
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はデータを生成するクロッ
クとは独立したクロックで動作するデジタル通信路を利
用してデータ通信を可能とするスタッフ多重化装置のク
ロック平滑回路に関する。
クとは独立したクロックで動作するデジタル通信路を利
用してデータ通信を可能とするスタッフ多重化装置のク
ロック平滑回路に関する。
【０００２】
【従来の技術】従来、この種のスタッフ多重化装置のク
ロック平滑回路は、受信回路で得られる通信路クロック
、すなわち１クロックの時間内でクロック位相が ３６
０°進み又は遅れることがあるクロックを、電圧制御型
発振器を使用したフェーズロック回路を通すことにより
平滑化する、いわゆるアナログ型のものとして構成され
ている。尚、スタッフ多重化装置の受信回路から出力さ
れるクロックの位相は、通信データが１ビット付加の際
に ３６０°進み、また１ビット削除の際に ３６０°
遅れるものであり、出力データもこのクロック位相に従
属している。
ロック平滑回路は、受信回路で得られる通信路クロック
、すなわち１クロックの時間内でクロック位相が ３６
０°進み又は遅れることがあるクロックを、電圧制御型
発振器を使用したフェーズロック回路を通すことにより
平滑化する、いわゆるアナログ型のものとして構成され
ている。尚、スタッフ多重化装置の受信回路から出力さ
れるクロックの位相は、通信データが１ビット付加の際
に ３６０°進み、また１ビット削除の際に ３６０°
遅れるものであり、出力データもこのクロック位相に従
属している。
【０００３】
【発明が解決しようとする課題】上述したように従来の
スタッフ多重化装置のクロック平滑回路は、電圧制御型
発振器を使用したアナログ型のものであるため、このア
ナログ回路を構成するためのアナログ部品の組立や回路
の調整に多くの時間を必要とし、更に部品の周囲温度ま
たは経年変化等によって回路の特性が変化し易いという
問題があった。本発明の目的は、製造が容易でかつ調整
が不要であると共に、部品の周囲温度又は経年変化等に
より回路の特性が変化しないデジタル型のスタッフ多重
化装置のクロック平滑回路を提供することにある。
スタッフ多重化装置のクロック平滑回路は、電圧制御型
発振器を使用したアナログ型のものであるため、このア
ナログ回路を構成するためのアナログ部品の組立や回路
の調整に多くの時間を必要とし、更に部品の周囲温度ま
たは経年変化等によって回路の特性が変化し易いという
問題があった。本発明の目的は、製造が容易でかつ調整
が不要であると共に、部品の周囲温度又は経年変化等に
より回路の特性が変化しないデジタル型のスタッフ多重
化装置のクロック平滑回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明のクロック平滑回
路は、通信路クロックを計数して一定周期毎にパルスを
出力する第１のカウンタと、第１のカウンタから出力さ
れるパルスを計数してその計数値をアドレス信号として
出力する第２のカウンタと、通信路クロックの１周期分
の波形を一時的に記憶するシフトレジスタと、シフトレ
ジスタの動作クロックを発生する発振器と、第２のカウ
ンタから出力されるアドレス信号に従ってシフトレジス
タの各段出力から一つを選択して出力するセレクタとを
備えている。
路は、通信路クロックを計数して一定周期毎にパルスを
出力する第１のカウンタと、第１のカウンタから出力さ
れるパルスを計数してその計数値をアドレス信号として
出力する第２のカウンタと、通信路クロックの１周期分
の波形を一時的に記憶するシフトレジスタと、シフトレ
ジスタの動作クロックを発生する発振器と、第２のカウ
ンタから出力されるアドレス信号に従ってシフトレジス
タの各段出力から一つを選択して出力するセレクタとを
備えている。
【０００５】
【作用】本発明によれば、スタッフ多重化装置の受信回
路から出力されるクロックの急激なクロック位相の変化
を緩やかな変化に平滑するクロック平滑回路本来の機能
をデジタル回路で実現することが可能となる。
路から出力されるクロックの急激なクロック位相の変化
を緩やかな変化に平滑するクロック平滑回路本来の機能
をデジタル回路で実現することが可能となる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成を示すブロック図で
ある。スタッフ多重化装置の受信回路から出力される通
信路クロック１０１は第１のカウンタ１とシフトレジス
タ４に与えられる。第１のカウンタ１は通信路クロック
１０１を計数し一定周期毎にパルス１０２を出力する。 第２のカウンタ２はパルス１０２を計数し、その計数値
をアドレス信号１０３として出力する。第２のカウンタ
２はアップダウンカウンタとなっており、制御信号１０
４によりアップカウント動作又はダウンカウント動作が
切換えられる。即ち、スタッフ多重化動作においてデー
タの挿入が発生した場合にはダウンカウント動作となり
、データの削除が発生した場合にはアップカウント動作
となるべく制御される。シフトレジスタ４は１周期分の
通信路クロック１０１を一時的に記憶し、各段の状態１
０６を並列的に出力する。発振器３はシフトレジスタ４
の動作クロック１０５を発生する。シフトレジスタ４の
段数をｎ段とすると、発振器３の発振周波数は通信路ク
ロックのｎ倍となる。シフトレジスタ４のｎ個の出力１
０６はセレクタ５にてアドレス信号１０３に従って選択
され出力１０７として出力される。
る。図１は本発明の一実施例の構成を示すブロック図で
ある。スタッフ多重化装置の受信回路から出力される通
信路クロック１０１は第１のカウンタ１とシフトレジス
タ４に与えられる。第１のカウンタ１は通信路クロック
１０１を計数し一定周期毎にパルス１０２を出力する。 第２のカウンタ２はパルス１０２を計数し、その計数値
をアドレス信号１０３として出力する。第２のカウンタ
２はアップダウンカウンタとなっており、制御信号１０
４によりアップカウント動作又はダウンカウント動作が
切換えられる。即ち、スタッフ多重化動作においてデー
タの挿入が発生した場合にはダウンカウント動作となり
、データの削除が発生した場合にはアップカウント動作
となるべく制御される。シフトレジスタ４は１周期分の
通信路クロック１０１を一時的に記憶し、各段の状態１
０６を並列的に出力する。発振器３はシフトレジスタ４
の動作クロック１０５を発生する。シフトレジスタ４の
段数をｎ段とすると、発振器３の発振周波数は通信路ク
ロックのｎ倍となる。シフトレジスタ４のｎ個の出力１
０６はセレクタ５にてアドレス信号１０３に従って選択
され出力１０７として出力される。
【０００７】この構成において、データの挿入が発生し
た場合、第２のカウンタ２はダウンカウント動作となる
が、まず最初に計数値の初期状態０の状態から最大値（
ｎ−１）に状態遷移した後、順次ダウンカウント動作を
行うよう動作する。この動作に従ってセレクタ５はシフ
トレジスタ４の出力１０６を選択するので、セレクタ５
の出力１０７ではまず１クロック分過去のクロック信号
が出力され、その後順次クロック位相を１／ｎづつ縮め
ながら元の選択状態に復帰する。その結果、出力クロッ
ク１０７としては１クロック分挿入されたことになる。
た場合、第２のカウンタ２はダウンカウント動作となる
が、まず最初に計数値の初期状態０の状態から最大値（
ｎ−１）に状態遷移した後、順次ダウンカウント動作を
行うよう動作する。この動作に従ってセレクタ５はシフ
トレジスタ４の出力１０６を選択するので、セレクタ５
の出力１０７ではまず１クロック分過去のクロック信号
が出力され、その後順次クロック位相を１／ｎづつ縮め
ながら元の選択状態に復帰する。その結果、出力クロッ
ク１０７としては１クロック分挿入されたことになる。
【０００８】又、データの削除が発生した場合、第２の
カウンタ２はアップカウント動作となる。まず、計数値
の初期状態０の状態から順次アップカウント動作を行い
、最後に最大値（ｎ−１）の状態から初期状態０に状態
遷移する。この動作に従ってセレクタ５はシフトレジス
タ４の出力１０６を選択するので、セレクタ５の出力１
０７では順次クロック位相を１／ｎづつ伸張しながら出
力し、最後に１クロック分将来のクロック選択状態に復
帰する。その結果、出力クロック１０７としては１クロ
ック分削除されたことになる。
カウンタ２はアップカウント動作となる。まず、計数値
の初期状態０の状態から順次アップカウント動作を行い
、最後に最大値（ｎ−１）の状態から初期状態０に状態
遷移する。この動作に従ってセレクタ５はシフトレジス
タ４の出力１０６を選択するので、セレクタ５の出力１
０７では順次クロック位相を１／ｎづつ伸張しながら出
力し、最後に１クロック分将来のクロック選択状態に復
帰する。その結果、出力クロック１０７としては１クロ
ック分削除されたことになる。
【０００９】ここで、第２のカウンタ２は第１のカウン
タ１から出力されるパルス１０２により動作するので、
第１のカウンタ１のカウント値によって出力クロック１
０７の位相推移間隔を設定することができる。
タ１から出力されるパルス１０２により動作するので、
第１のカウンタ１のカウント値によって出力クロック１
０７の位相推移間隔を設定することができる。
【００１０】
【発明の効果】以上説明したように本発明は、スタッフ
多重化装置の受信回路から出力されるクロックの急激な
クロック位相の変化を緩やかな変化に平滑するクロック
平滑回路本来の機能をデジタル回路で実現するよう構成
しているので、製造が容易でかつ調整が不要であるとと
もに、部品の周囲温度又は経年変化等により回路の特性
が変化することがないという効果がある。
多重化装置の受信回路から出力されるクロックの急激な
クロック位相の変化を緩やかな変化に平滑するクロック
平滑回路本来の機能をデジタル回路で実現するよう構成
しているので、製造が容易でかつ調整が不要であるとと
もに、部品の周囲温度又は経年変化等により回路の特性
が変化することがないという効果がある。
【図１】本発明のクロック平滑回路の一実施例のブロッ
ク図である。
ク図である。
１ 第１のカウンタ
２ 第２のカウンタ
３ 発振器
４ シフトレジスタ
５ セレクタ
Claims (1)
- 【請求項１】 データを生成するクロックとは独立し
たクロックで動作するデジタル通信路を利用してデータ
通信を可能とするスタッフ多重化装置のクロック平滑回
路において、通信路クロックを計数して一定周期毎にパ
ルスを出力する第１のカウンタと、第１のカウンタから
出力されるパルスを計数してその計数値をアドレス信号
として出力する第２のカウンタと、前記通信路クロック
の１周期分の波形を一時的に記憶するシフトレジスタと
、シフトレジスタの動作クロックを発生する発振器と、
前記第２のカウンタから出力されるアドレス信号に従っ
てシフトレジスタの各段出力から一つを選択して出力す
るセレクタとを備えることを特徴とするスタッフ多重化
装置のクロック平滑回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023886A JP2734782B2 (ja) | 1991-01-25 | 1991-01-25 | スタッフ多重化装置のクロック平滑回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023886A JP2734782B2 (ja) | 1991-01-25 | 1991-01-25 | スタッフ多重化装置のクロック平滑回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04250731A true JPH04250731A (ja) | 1992-09-07 |
| JP2734782B2 JP2734782B2 (ja) | 1998-04-02 |
Family
ID=12122934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3023886A Expired - Fee Related JP2734782B2 (ja) | 1991-01-25 | 1991-01-25 | スタッフ多重化装置のクロック平滑回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734782B2 (ja) |
-
1991
- 1991-01-25 JP JP3023886A patent/JP2734782B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2734782B2 (ja) | 1998-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001094540A (ja) | 瞬時クロック及びデータ復元 | |
| JP2576366B2 (ja) | 可変遅延バッファ回路 | |
| US7157953B1 (en) | Circuit for and method of employing a clock signal | |
| JP2597239B2 (ja) | ディジタル位相同期ループ及び該ディジタル位相同期ループを具える受信機及びその制御方法 | |
| KR100270350B1 (ko) | 지연 회로 | |
| JPH0441646Y2 (ja) | ||
| JP2616701B2 (ja) | クロック従属同期装置の高速引込み制御回路 | |
| JPH04250731A (ja) | スタッフ多重化装置のクロック平滑回路 | |
| JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| US20040247065A1 (en) | Method and device for synchronisation of data transmission between tow circuits | |
| JPS6249663B2 (ja) | ||
| JPH08274602A (ja) | 可変遅延回路 | |
| JP2842784B2 (ja) | Ｐｌｌ回路 | |
| JP3485449B2 (ja) | クロック分周切替回路 | |
| US6084442A (en) | Digital oscillator for generating two fixed pulse signals from one clock | |
| US5754616A (en) | Two-phase counter circuit | |
| JP2617575B2 (ja) | データ速度変換回路 | |
| JPH05315898A (ja) | トリガ同期回路 | |
| SU1688440A1 (ru) | Частотный манипул тор | |
| JP2877433B2 (ja) | 波形生成回路 | |
| KR900002636B1 (ko) | 디지탈 교환기의 송신클럭동기장치 | |
| JP2822912B2 (ja) | 遅延設定システム | |
| JP2850671B2 (ja) | 可変遅延回路 | |
| JPH0425247A (ja) | クロックまびき回路 | |
| JPH0831792B2 (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |