JP2703263B2 - 位相基準信号形成回路装置 - Google Patents
位相基準信号形成回路装置Info
- Publication number
- JP2703263B2 JP2703263B2 JP63126055A JP12605588A JP2703263B2 JP 2703263 B2 JP2703263 B2 JP 2703263B2 JP 63126055 A JP63126055 A JP 63126055A JP 12605588 A JP12605588 A JP 12605588A JP 2703263 B2 JP2703263 B2 JP 2703263B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- pulse
- signal
- counter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/08—Networks for phase shifting
Landscapes
- Control Of Electric Motors In General (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、カウンタを有するデイジタル位相制御装置
用の位相基準信号形成回路装置であって、前記カウンタ
の計数状態は、前記位相基準信号を示し、該位相基準信
号は、実際の位相位置を示すサンプリングパルスの発生
時点で後続のレジスタによって取り出し可能である回路
装置に関する。
用の位相基準信号形成回路装置であって、前記カウンタ
の計数状態は、前記位相基準信号を示し、該位相基準信
号は、実際の位相位置を示すサンプリングパルスの発生
時点で後続のレジスタによって取り出し可能である回路
装置に関する。
従来の技術 電動機の位相を制御するため、デイジタル位相制御装
置において、カウンタによつて位相基準信号を形成する
ことが知られている。その場合、カウンタは、位相基準
パルスによつて始動され、かつこの位相基準パルスの繰
り返し周波数より高い周波数によつてクロツクパルス制
御が行われる。制御されるべき電動機から、位相位置の
実際値として、サンプリングパルスが取り出されるが、
これは例えば光電式パルス発生装置によつて行うことが
できる。サンプリングパルスの時間に生じる計数値は、
サンプリングパルスと位相基準パルスとの位相偏差に対
する尺度を形成し、それ自体公知の方法で制御に使用す
ることができる。
置において、カウンタによつて位相基準信号を形成する
ことが知られている。その場合、カウンタは、位相基準
パルスによつて始動され、かつこの位相基準パルスの繰
り返し周波数より高い周波数によつてクロツクパルス制
御が行われる。制御されるべき電動機から、位相位置の
実際値として、サンプリングパルスが取り出されるが、
これは例えば光電式パルス発生装置によつて行うことが
できる。サンプリングパルスの時間に生じる計数値は、
サンプリングパルスと位相基準パルスとの位相偏差に対
する尺度を形成し、それ自体公知の方法で制御に使用す
ることができる。
そのような制御を速くロツクされるように行うには、
位相基準パルスの周期期間の最大範囲内に位相偏差の測
定を行うことができることが重要であり、したがつて、
カウンタが位相基準パルスによつて始動され、かつカウ
ンタの最高値が次の位相基準パルスの直前に初めて達せ
られることが重要である。極めて正確に位相を制御する
には、相応に大きな容量を有するカウンタが必要であ
る。したがつて、例えば８ビツトカウンタを使用する場
合、位相測定の精度は同期の1/256に相当する。しかし
ながら、この精度は、このような制御回路のすべての用
途に対しては不充分である。例えばビデオテープレコー
ダのヘツドホイールの位相制御には、さらに高い精度が
必要である。
位相基準パルスの周期期間の最大範囲内に位相偏差の測
定を行うことができることが重要であり、したがつて、
カウンタが位相基準パルスによつて始動され、かつカウ
ンタの最高値が次の位相基準パルスの直前に初めて達せ
られることが重要である。極めて正確に位相を制御する
には、相応に大きな容量を有するカウンタが必要であ
る。したがつて、例えば８ビツトカウンタを使用する場
合、位相測定の精度は同期の1/256に相当する。しかし
ながら、この精度は、このような制御回路のすべての用
途に対しては不充分である。例えばビデオテープレコー
ダのヘツドホイールの位相制御には、さらに高い精度が
必要である。
発明が解決しようとする課題 本発明の目的は、極めて高精度の位相制御を行うため
の位相基準信号形成回路装置を提供することである。
の位相基準信号形成回路装置を提供することである。
課題を解決するための手段 この課題は、カウンタには、少なくとも３段階に変化
できる可変周波数の基準クロックパルス信号並びに位相
基準パルスに関する時間位置可変なスタートパルス信号
が供給され、前記基準クロックパルス信号の周波数及び
前記スタートパルス信号の位相位置は、位相基準信号
が、各目標位相位置に相応する時点で変化しないよう
に、一緒に変えるように構成されており、位相基準パル
スと実際位置を示すサンプリングパルスとの位相比較に
より、前記サンプリングパルスが所定領域内で生じた場
合、前記基準クロックパルス信号の周波数が上昇され、
前記サンプリングパルスが前記所定領域外で生じた場
合、前記基準クロックパルス信号の周波数が減少される
ように構成して解決される。
できる可変周波数の基準クロックパルス信号並びに位相
基準パルスに関する時間位置可変なスタートパルス信号
が供給され、前記基準クロックパルス信号の周波数及び
前記スタートパルス信号の位相位置は、位相基準信号
が、各目標位相位置に相応する時点で変化しないよう
に、一緒に変えるように構成されており、位相基準パル
スと実際位置を示すサンプリングパルスとの位相比較に
より、前記サンプリングパルスが所定領域内で生じた場
合、前記基準クロックパルス信号の周波数が上昇され、
前記サンプリングパルスが前記所定領域外で生じた場
合、前記基準クロックパルス信号の周波数が減少される
ように構成して解決される。
本発明による回路装置は、従来の回路装置に比べ、制
御作用のロツクを困難にすることなく、極めて正確な位
相制御を行うことができるという利点を有している。制
御された状態の一層大きな擾乱でも、本発明による回路
装置によつて良好に除去させることができる。
御作用のロツクを困難にすることなく、極めて正確な位
相制御を行うことができるという利点を有している。制
御された状態の一層大きな擾乱でも、本発明による回路
装置によつて良好に除去させることができる。
本発明による回路装置の別の利点として、デジタル位
相制御装置を使用する際、アナログ−デジタル−変換器
を必要としないという点があげられる。本発明の回路装
置によると、制御範囲（＝時間分解能）は、その都度、
直線性を要求される範囲に適合調整される。制御の振動
過程では、例えば、制御範囲は、先ず比較的大きく、そ
れから、連続的に小さくされる。制御範囲を小さく選定
することができるようになればなる程、これにより、制
御精度（＝制御増幅度）も大きく選定することができる
ようになる。従って、本発明の効果は、本来的に、カウ
ンタの計数範囲を常に完全に利用することができること
であり、つまり、大きな制御範囲を達成することもで
き、小さな制御範囲では、相応の高い分解能の出来る限
り大きな制御精度を達成することもできるのである。本
発明の時点以前では、カウンタを以てしては、調整量
の、そのように高い分解能は、カウンタが相応の大きな
計数範囲を持っていて、カウンタのクロック制御のため
に相応の高周波クロックパルス信号を用いた場合にし
か、達成出来なかったのである。その代わり、択一選択
的に、比較的簡単には、そのような高い分解能は、制御
量をアナログ信号として取り出し、相応の分解能のアナ
ログ−デジタル−変換器を用いて、デジタル信号に変換
するようにして、達成することができる。本発明を用い
た場合には、このような択一選択の両者とも、最早必要
ないのである。そのほか、本発明による回路装置は、上
述の用途に限らず、種種の形式の位相制御に有利であ
り、その場合、良好な位相ロツク特性において高い精度
が得られる。
相制御装置を使用する際、アナログ−デジタル−変換器
を必要としないという点があげられる。本発明の回路装
置によると、制御範囲（＝時間分解能）は、その都度、
直線性を要求される範囲に適合調整される。制御の振動
過程では、例えば、制御範囲は、先ず比較的大きく、そ
れから、連続的に小さくされる。制御範囲を小さく選定
することができるようになればなる程、これにより、制
御精度（＝制御増幅度）も大きく選定することができる
ようになる。従って、本発明の効果は、本来的に、カウ
ンタの計数範囲を常に完全に利用することができること
であり、つまり、大きな制御範囲を達成することもで
き、小さな制御範囲では、相応の高い分解能の出来る限
り大きな制御精度を達成することもできるのである。本
発明の時点以前では、カウンタを以てしては、調整量
の、そのように高い分解能は、カウンタが相応の大きな
計数範囲を持っていて、カウンタのクロック制御のため
に相応の高周波クロックパルス信号を用いた場合にし
か、達成出来なかったのである。その代わり、択一選択
的に、比較的簡単には、そのような高い分解能は、制御
量をアナログ信号として取り出し、相応の分解能のアナ
ログ−デジタル−変換器を用いて、デジタル信号に変換
するようにして、達成することができる。本発明を用い
た場合には、このような択一選択の両者とも、最早必要
ないのである。そのほか、本発明による回路装置は、上
述の用途に限らず、種種の形式の位相制御に有利であ
り、その場合、良好な位相ロツク特性において高い精度
が得られる。
本発明の実施例によれば、カウンタに、さらにスター
ト信号が供給されるようにし、位相基準パルスに対する
スタート信号の時間的な位置が変化可能である。
ト信号が供給されるようにし、位相基準パルスに対する
スタート信号の時間的な位置が変化可能である。
さらに別のカウンタがプログラム可能カウンタであ
り、該プログラム可能なカウンタのデータ入力端子には
論理回路の出力信号が入力され、負荷入力端子には位相
基準パルスが入力される。
り、該プログラム可能なカウンタのデータ入力端子には
論理回路の出力信号が入力され、負荷入力端子には位相
基準パルスが入力される。
さらに位相基準パルスの周波数より著しく高い周波数
を有する基準クロツクパルスが、別のカウンタおよび分
周器に供給されるようにしたのである。
を有する基準クロツクパルスが、別のカウンタおよび分
周器に供給されるようにしたのである。
さらに論理回路が、双方向シフトレジスタと固定記憶
装置とから形成される。
装置とから形成される。
実施例の説明 本発明の実施例が図面によつて示されており、下記の
記述において一層詳細に説明する。
記述において一層詳細に説明する。
第１図に示す回路装置の入力端子１に位相基準パルス
が供給され、他方の入力端子２には、制御されるべき電
動機またはヘツドホイールの実際位相位置を示すサンプ
リングパルスが供給される。基準クロツクパルス信号が
入力端子３に供給され、その場合、基準クロツクパルス
信号の周波数は、位相基準パルスの周波数より著しく大
きい。実際に構成される回路装置では、位相基準パルス
の周波数は150Hzであり、一方、端子３に供給される基
準クロツクパルス信号は、10MHzの周波数を有してい
る。プログラム可能カウンタ４の負荷入力端子が、入力
端子１に接続されている。プログラム可能カウンタ４の
データ入力端子Ｄが、固定記憶装置５の出力端子に接続
されている。基準クロツクパルス信号が、入力端子３か
らプログラム可能カウンタ４のクロツクパルス入力端子
CLKおよび分周器６に供給され、この分周器６の分周比
Ｘは、固定記憶装置５から供給される信号によつて制御
することができる。分周比Ｘは２段階に変化させるのが
好ましいことが判つた。
が供給され、他方の入力端子２には、制御されるべき電
動機またはヘツドホイールの実際位相位置を示すサンプ
リングパルスが供給される。基準クロツクパルス信号が
入力端子３に供給され、その場合、基準クロツクパルス
信号の周波数は、位相基準パルスの周波数より著しく大
きい。実際に構成される回路装置では、位相基準パルス
の周波数は150Hzであり、一方、端子３に供給される基
準クロツクパルス信号は、10MHzの周波数を有してい
る。プログラム可能カウンタ４の負荷入力端子が、入力
端子１に接続されている。プログラム可能カウンタ４の
データ入力端子Ｄが、固定記憶装置５の出力端子に接続
されている。基準クロツクパルス信号が、入力端子３か
らプログラム可能カウンタ４のクロツクパルス入力端子
CLKおよび分周器６に供給され、この分周器６の分周比
Ｘは、固定記憶装置５から供給される信号によつて制御
することができる。分周比Ｘは２段階に変化させるのが
好ましいことが判つた。
分周されたクロツクパルス信号（以下計数パルスと称
する）が、カウンタ７のクロツクパルス入力端子CLKに
供給され、カウンタ７の計数値が位相基準信号を形成す
る。カウンタ７は、プログラム可能カウンタ４から信号
によつてスタートさせることができ、この信号は、プロ
グラム可能カウンタ４から、その計数値が所定の計数値
に達した際、例えば、オーバーフローの際に送出され
る。カウンタ７は、入力端子１に供給される位相基準パ
ルスによつてリセツトされる。
する）が、カウンタ７のクロツクパルス入力端子CLKに
供給され、カウンタ７の計数値が位相基準信号を形成す
る。カウンタ７は、プログラム可能カウンタ４から信号
によつてスタートさせることができ、この信号は、プロ
グラム可能カウンタ４から、その計数値が所定の計数値
に達した際、例えば、オーバーフローの際に送出され
る。カウンタ７は、入力端子１に供給される位相基準パ
ルスによつてリセツトされる。
カウンタ７の並列のデータ出力端子が、一方はレジス
タ８に接続され、他方は窓比較器９の入力端子に接続さ
れている。端子２に供給されたサンプリングパルスによ
つて、この時点におけるカウンタ７の計数値がレジスタ
８に書込まれる。この値は、以後の処理を行うためレジ
スタ８の出力端子10から取り出すことができる。窓比較
器９は公知の形式で構成され、サンプリングパルスが供
給されているときに位相基準信号が中央の数値領域内に
ある時に、出力信号を送出する。この信号が双方向シフ
トレジスタ11の入力端子SR/SLに入力される。それぞれ
位相基準パルスが到来する直前に、クロックパルスが、
シフトレジスタ11の入力端子12に供給される。つまり、
基準パルスが到来する前にその都度、このシフトレジス
タ11のシフト方向が決定される必要があり、それから、
このシフトレジスタが、シフトレジスタのクロックパル
ス入力端子12に印加される１クロックパルスによってト
リガされて一回シフトされる。即ち、シフトレジスタの
シフト用のクロックパルスは、窓比較器９の出力信号が
既にシフト方向を決めていて、なおかつ、位相基準信号
が到来する以前に決める必要がある場合に初めて発生す
るのである。この条件は、本発明のように、カウンタ７
には、可変周波数（計数パルス）の１つの基準クロック
パルス信号並びに１つのスタートパルス信号を供給する
ことができ、スタートパルス信号の時間位置を、位相基
準パルスに関して変えることができ、基準クロックパル
ス信号の周波数及びスタートパルス信号の位相位置を、
位相基準信号が、各目標位相位置の１つに相応する時点
で変化しないように、一緒に変えることができるように
して、シフトレジスタの入力側12に供給されるクロック
パルス（各測定周期毎に、常に唯１つのクロックパル
ス）が、その都度位相基準信号の到来の直前で発生する
場合に、常に充足することができるのである。双方向シ
フトレジスタ11の２つの入力端子DRおよびDLには、１ま
たは０に相応する電位が印加される。入力端子SR/SLに
供給される信号の値に応じて、双方向シフトレジスタ11
の内容が右または左にシフトされる。双方向シフトレジ
スタ11の内容は、固定記憶装置５にアドレスとして供給
される。
タ８に接続され、他方は窓比較器９の入力端子に接続さ
れている。端子２に供給されたサンプリングパルスによ
つて、この時点におけるカウンタ７の計数値がレジスタ
８に書込まれる。この値は、以後の処理を行うためレジ
スタ８の出力端子10から取り出すことができる。窓比較
器９は公知の形式で構成され、サンプリングパルスが供
給されているときに位相基準信号が中央の数値領域内に
ある時に、出力信号を送出する。この信号が双方向シフ
トレジスタ11の入力端子SR/SLに入力される。それぞれ
位相基準パルスが到来する直前に、クロックパルスが、
シフトレジスタ11の入力端子12に供給される。つまり、
基準パルスが到来する前にその都度、このシフトレジス
タ11のシフト方向が決定される必要があり、それから、
このシフトレジスタが、シフトレジスタのクロックパル
ス入力端子12に印加される１クロックパルスによってト
リガされて一回シフトされる。即ち、シフトレジスタの
シフト用のクロックパルスは、窓比較器９の出力信号が
既にシフト方向を決めていて、なおかつ、位相基準信号
が到来する以前に決める必要がある場合に初めて発生す
るのである。この条件は、本発明のように、カウンタ７
には、可変周波数（計数パルス）の１つの基準クロック
パルス信号並びに１つのスタートパルス信号を供給する
ことができ、スタートパルス信号の時間位置を、位相基
準パルスに関して変えることができ、基準クロックパル
ス信号の周波数及びスタートパルス信号の位相位置を、
位相基準信号が、各目標位相位置の１つに相応する時点
で変化しないように、一緒に変えることができるように
して、シフトレジスタの入力側12に供給されるクロック
パルス（各測定周期毎に、常に唯１つのクロックパル
ス）が、その都度位相基準信号の到来の直前で発生する
場合に、常に充足することができるのである。双方向シ
フトレジスタ11の２つの入力端子DRおよびDLには、１ま
たは０に相応する電位が印加される。入力端子SR/SLに
供給される信号の値に応じて、双方向シフトレジスタ11
の内容が右または左にシフトされる。双方向シフトレジ
スタ11の内容は、固定記憶装置５にアドレスとして供給
される。
次に、第１図に示す回路の動作を、第２図によつて詳
細に説明する。電源接続後に入力端子１を通して第１の
位相基準パルスが入力されるとプログラム可能カウンタ
４は、第２図ａ）において時点t1に示すように短時間後
にスタート信号が送出されるような値に、セツトされ
る。分周器６が高い分周比Ｘで作動され、したがつて計
数パルスが著しく低い周波数を有し、カウンタ７が著し
く緩慢にクロツク制御される。カウンタ７は、第２図
ｄ）に対照して示された次の位相基準パルスが到来する
直前の時点t2において、その終値に達する。第２図ａ）
〜第２図ｃ）において、アナログ信号として形成された
計数値が直線として表わされているが、実際には階段状
に経過し、その場合、それぞれの段の幅が制御の不正確
さを生ぜさせる。
細に説明する。電源接続後に入力端子１を通して第１の
位相基準パルスが入力されるとプログラム可能カウンタ
４は、第２図ａ）において時点t1に示すように短時間後
にスタート信号が送出されるような値に、セツトされ
る。分周器６が高い分周比Ｘで作動され、したがつて計
数パルスが著しく低い周波数を有し、カウンタ７が著し
く緩慢にクロツク制御される。カウンタ７は、第２図
ｄ）に対照して示された次の位相基準パルスが到来する
直前の時点t2において、その終値に達する。第２図ａ）
〜第２図ｃ）において、アナログ信号として形成された
計数値が直線として表わされているが、実際には階段状
に経過し、その場合、それぞれの段の幅が制御の不正確
さを生ぜさせる。
制御がロツクされていて、かつサンプリングパルスが
生じている間、位相基準信号が破線で示された範囲内に
ある位に位相偏差が小さい場合には、直ちに窓比較器９
からパルスが双方向シフトレジスタ11に送出される。そ
の結果、固定記憶装置５に供給されるアドレスが変更さ
れる。このシフトレジスタによつて、一層遅れるスター
トパルスを送出する（時点t3）値に、プログラム可能カ
ウンタ４が再びセツトされる。同時に、カウンタ７が一
層速く（すなわち時点t4に）その終値に達するように、
分周比が設定される。カウンタ７の一層速いクロツクパ
ルス制御によつて、相応の一層正確な制御が可能とな
る。次に、位相基準信号が再び破線で示された範囲にあ
る場合、プログラム可能カウンタ４の新たな初期値およ
び新たな分周比が設定され、したがつて第２図ｃ）に示
された経過になる。第２図ｃ）に示された経過をさらに
変更することも勿論可能である。その場合、この折線部
は、過渡状態においてサンプリングパルスが存在する制
御範囲の中心を中心として回わるように変化する。この
ようにすることによつて、１つの勾配から他の勾配に切
換えられるときの制御時の跳躍的変化が回避される。
生じている間、位相基準信号が破線で示された範囲内に
ある位に位相偏差が小さい場合には、直ちに窓比較器９
からパルスが双方向シフトレジスタ11に送出される。そ
の結果、固定記憶装置５に供給されるアドレスが変更さ
れる。このシフトレジスタによつて、一層遅れるスター
トパルスを送出する（時点t3）値に、プログラム可能カ
ウンタ４が再びセツトされる。同時に、カウンタ７が一
層速く（すなわち時点t4に）その終値に達するように、
分周比が設定される。カウンタ７の一層速いクロツクパ
ルス制御によつて、相応の一層正確な制御が可能とな
る。次に、位相基準信号が再び破線で示された範囲にあ
る場合、プログラム可能カウンタ４の新たな初期値およ
び新たな分周比が設定され、したがつて第２図ｃ）に示
された経過になる。第２図ｃ）に示された経過をさらに
変更することも勿論可能である。その場合、この折線部
は、過渡状態においてサンプリングパルスが存在する制
御範囲の中心を中心として回わるように変化する。この
ようにすることによつて、１つの勾配から他の勾配に切
換えられるときの制御時の跳躍的変化が回避される。
過渡状態における擾乱によつて、制御がそれぞれの設
定された領域から外れた場合、窓比較器の出力信号が、
相応に他の論理値を有するようになり、その結果、双方
向シフトレジスタの内容が他の方向にシフトされる。こ
の結果、第２図に示されている曲線のランプ状部分が平
坦になり、したがつて擾乱が良好に除去される。
定された領域から外れた場合、窓比較器の出力信号が、
相応に他の論理値を有するようになり、その結果、双方
向シフトレジスタの内容が他の方向にシフトされる。こ
の結果、第２図に示されている曲線のランプ状部分が平
坦になり、したがつて擾乱が良好に除去される。
本発明は図示の実施例に限定されるものではなく、他
の形式で実施することもできる。したがつて、例えば双
方向シフトレジスタ11および固定記憶装置５からなる論
理回路を、相応にプログラミングされたマイクロプロセ
ツサによつて実施することもできる。このマイクロプロ
セツサは、必要な速度に関連づけて可能である限り、本
発明による回路装置の範囲内で別の機能を達成すること
もできる。
の形式で実施することもできる。したがつて、例えば双
方向シフトレジスタ11および固定記憶装置５からなる論
理回路を、相応にプログラミングされたマイクロプロセ
ツサによつて実施することもできる。このマイクロプロ
セツサは、必要な速度に関連づけて可能である限り、本
発明による回路装置の範囲内で別の機能を達成すること
もできる。
発明の効果 本発明により、著しく正確な位相制御を行なえる、デ
イジタル制御装置用の位相基準信号形成回路が提供され
る。
イジタル制御装置用の位相基準信号形成回路が提供され
る。
第１図は本発明の一実施例を示すブロツク結線図、第２
図はアナログ信号として形成されている位相基準信号の
時間経過図である。 ４……カウンタ、５……論理回路（固定記憶装置）、６
……分周器、７……カウンタ、８……レジスタ、９……
窓比較器、11……論理回路（シフトレジスタ）。
図はアナログ信号として形成されている位相基準信号の
時間経過図である。 ４……カウンタ、５……論理回路（固定記憶装置）、６
……分周器、７……カウンタ、８……レジスタ、９……
窓比較器、11……論理回路（シフトレジスタ）。
Claims (5)
- 【請求項１】カウンタ（７）を有するデイジタル位相制
御装置用の位相基準信号形成回路装置であって、前記カ
ウンタ（７）の計数状態は、前記位相基準信号を示し、
該位相基準信号は、実際の位相位置を示すサンプリング
パルスの発生時点で後続のレジスタ（８）によって取り
出し可能である回路装置において、 カウンタ（７）には、少なくとも３段階に変化できる可
変周波数（計数パルス）の基準クロックパルス信号並び
に位相基準パルスに関する時間位置（位相位置）可変な
スタートパルス信号が供給され、前記基準クロックパル
ス信号の周波数及び前記スタートパルス信号の位相位置
は、位相基準信号が、各目標位相位置に相応する時点で
変化しないように、一緒に変えるように構成されてお
り、位相基準パルスと実際位置を示すサンプリングパル
スとの位相比較により、前記サンプリングパルスが所定
領域内で生じた場合、前記基準クロックパルス信号の周
波数が上昇され、前記サンプリングパルスが前記所定領
域外で生じた場合、前記基準クロックパルス信号の周波
数が減少されることを特徴とする回路装置。 - 【請求項２】前記位相基準パルスと前記実際位置を示す
サンプリングパルスとの位相比較は、前記位相基準信号
と前記実際位置を示すサンプリングパルスとが供給され
る窓比較器（９）によって行われるように構成されてい
る請求項１記載の回路装置。 - 【請求項３】窓比較器（９）の出力信号は、論理回路
（5,11）に供給することができ、該論理回路（5,11）の
第１の出力信号は、別のプログラム可能なカウンタ
（４）のデータ入力側（Ｄ）に初期値として供給するこ
とができ、前記カウンタ（４）のロード入力側には、位
相基準パルスを加えることができ、前記論理回路（5,1
1）の第２の出力信号は、基準クロックパルス信号の分
周比を決めるために分周器（６）に供給することができ
るように構成された請求項２記載の回路装置。 - 【請求項４】位相基準パルスの周波数よりも著しく高い
周波数の基準クロックパルス信号は、分周器（６）の外
側で別のカウンタ（４）に供給することができるように
構成された請求項３記載の回路装置。 - 【請求項５】論理回路（5,11）は、双方向シフトレジス
タ（11）及び（プログラム可能）読み出し専用メモリ
（５）から構成されている請求項３記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3719582A DE3719582C2 (de) | 1987-06-12 | 1987-06-12 | Schaltungsanordnung zur Erzeugung eines Phasenreferenzsignals |
| DE3719582.4 | 1987-06-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63316685A JPS63316685A (ja) | 1988-12-23 |
| JP2703263B2 true JP2703263B2 (ja) | 1998-01-26 |
Family
ID=6329531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126055A Expired - Lifetime JP2703263B2 (ja) | 1987-06-12 | 1988-05-25 | 位相基準信号形成回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4903283A (ja) |
| JP (1) | JP2703263B2 (ja) |
| DE (1) | DE3719582C2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5052031A (en) * | 1990-08-14 | 1991-09-24 | At&T Bell Laboratories | Phase locked loop including non-integer multiple frequency reference signal |
| JP2758258B2 (ja) * | 1990-09-17 | 1998-05-28 | 株式会社東芝 | 電源同期位相固定装置 |
| DE19906866C2 (de) * | 1999-02-18 | 2003-08-14 | Infineon Technologies Ag | Schaltungsanordnung zur Nachsynchronisation eines Taktsignals |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1273666B (de) * | 1957-05-27 | 1968-07-25 | Bendix Corp | Anordnung zur Steuerung der Lage eines Gegenstandes |
| DE1295894B (de) * | 1965-06-25 | 1969-05-22 | Hopt Kg R & E | Verfahren und Vorrichtung zur Positionierung eines Organs |
| DE2640791A1 (de) * | 1976-09-10 | 1978-03-16 | Bosch Gmbh Robert | Anordnung zur erzeugung von steuersignalen, insbesondere fuer die ausloesung von zuend- und einspritzvorgaengen bei brennkraftmaschinen |
| US4216544A (en) * | 1978-09-19 | 1980-08-05 | Northern Telecom Limited | Digital clock recovery circuit |
| JPS57173230A (en) * | 1981-04-17 | 1982-10-25 | Hitachi Ltd | Phase synchronizing circuit |
| JPS595306A (ja) * | 1982-07-02 | 1984-01-12 | Sony Corp | デジタルサ−ボ回路 |
| IT1184024B (it) * | 1985-12-17 | 1987-10-22 | Cselt Centro Studi Lab Telecom | Perfezionamenti ai circuiti ad aggancio di fase numerici |
| US4748644A (en) * | 1986-01-29 | 1988-05-31 | Digital Equipment Corporation | Method and apparatus for a constant frequency clock source in phase with a variable frequency system clock |
-
1987
- 1987-06-12 DE DE3719582A patent/DE3719582C2/de not_active Expired - Fee Related
-
1988
- 1988-05-17 US US07/194,809 patent/US4903283A/en not_active Expired - Fee Related
- 1988-05-25 JP JP63126055A patent/JP2703263B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63316685A (ja) | 1988-12-23 |
| US4903283A (en) | 1990-02-20 |
| DE3719582C2 (de) | 1999-01-28 |
| DE3719582A1 (de) | 1988-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677394A (en) | Method and apparatus for calibrating an adjustable frequency generator | |
| EP0177557B1 (en) | Counting apparatus and method for frequency sampling | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| JP2979773B2 (ja) | シンセサイザー回路 | |
| JP2703263B2 (ja) | 位相基準信号形成回路装置 | |
| US4414639A (en) | Sampling network analyzer with sampling synchronization by means of phase-locked loop | |
| US4514835A (en) | Device for measuring time intervals between a plurality of successive events | |
| EP0572161B1 (en) | AGC with non-linear gain for PLL circuits | |
| JP3431053B2 (ja) | タイミング発生装置 | |
| JP2616701B2 (ja) | クロック従属同期装置の高速引込み制御回路 | |
| US6342849B1 (en) | Method and apparatus for peak detection of an analog signal | |
| JPH08274635A (ja) | 位相ロック回路 | |
| US4573142A (en) | Memory circuit for producing analog output | |
| JPH08116255A (ja) | 周波数シンセサイザ | |
| JP2979043B2 (ja) | マルチル―プゲイン弱結合発振器 | |
| JP2780613B2 (ja) | 圧電振動子の周波数調整方法 | |
| JPS6312424B2 (ja) | ||
| JPS6323487B2 (ja) | ||
| JPH07301545A (ja) | エンコーダの内挿装置 | |
| JP2956910B2 (ja) | 校正機能付タイミング測定装置 | |
| JPH06104740A (ja) | 入力信号のエッジ時刻測定回路及びディジタルｐｌｌ装置 | |
| JPS6084017A (ja) | Ｐｌｌ回路 | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JPH07101845B2 (ja) | デジタルフェーズロックループ装置 | |
| JPH0514213Y2 (ja) |