JPH07301545A - エンコーダの内挿装置 - Google Patents
エンコーダの内挿装置Info
- Publication number
- JPH07301545A JPH07301545A JP9322794A JP9322794A JPH07301545A JP H07301545 A JPH07301545 A JP H07301545A JP 9322794 A JP9322794 A JP 9322794A JP 9322794 A JP9322794 A JP 9322794A JP H07301545 A JPH07301545 A JP H07301545A
- Authority
- JP
- Japan
- Prior art keywords
- phase angle
- angle data
- interpolation
- data
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
- G01D5/24414—Encoders having selectable interpolation factors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】本発明は、高信頼性を維持しつ簡単かつ短時間
で分解能を変更することができるエンコーダの内挿装置
を提供することを目的とする。 【構成】エンコーダから出力される９０°位相が異なる
検出信号の各組合わせに対応して極座標上の位相角デー
タを記憶し検出信号に応じて実位相角データを出力する
記憶手段１５と、内挿用位相角データがカウント動作に
応動して変化し制御信号にて前記変化の方向が制御され
るアップ／ダウンカウンタ２０と、内挿用位相角データ
と実位相角データとの組合わせ毎に、該組合わせを構成
する前記内挿用位相角データが実位相角データに近づく
方向の各制御信号を記憶するテーブルを分解能の種類に
応じた数だけ記憶し入力ビットに任意のテーブルを選択
する切換ビットを有する比較用記憶手段１６とを備え
る。
で分解能を変更することができるエンコーダの内挿装置
を提供することを目的とする。 【構成】エンコーダから出力される９０°位相が異なる
検出信号の各組合わせに対応して極座標上の位相角デー
タを記憶し検出信号に応じて実位相角データを出力する
記憶手段１５と、内挿用位相角データがカウント動作に
応動して変化し制御信号にて前記変化の方向が制御され
るアップ／ダウンカウンタ２０と、内挿用位相角データ
と実位相角データとの組合わせ毎に、該組合わせを構成
する前記内挿用位相角データが実位相角データに近づく
方向の各制御信号を記憶するテーブルを分解能の種類に
応じた数だけ記憶し入力ビットに任意のテーブルを選択
する切換ビットを有する比較用記憶手段１６とを備え
る。
Description
【０００１】
【産業上の利用分野】本発明は、エンコーダを用いて被
測定体の位置，移動方向又は角度を測定する位置測定装
置に係わり、特にエンコーダから得られる位置データを
内挿法にてより正確に求めるエンコーダの内挿装置に関
する。
測定体の位置，移動方向又は角度を測定する位置測定装
置に係わり、特にエンコーダから得られる位置データを
内挿法にてより正確に求めるエンコーダの内挿装置に関
する。
【０００２】
【従来の技術】従来、被測定体の移動に応じて互いに９
０°位相が異なる正弦成分（Ａ相）及び余弦成分（Ｂ
相）の検出信号を生成し、その検出信号に基づいて発生
させたアップダウン信号を変位カウンタへ入力して被測
定体の移動距離及び移動方向又は角度を測定するエンコ
ーダがある。
０°位相が異なる正弦成分（Ａ相）及び余弦成分（Ｂ
相）の検出信号を生成し、その検出信号に基づいて発生
させたアップダウン信号を変位カウンタへ入力して被測
定体の移動距離及び移動方向又は角度を測定するエンコ
ーダがある。
【０００３】エンコーダの分解能を上げる方式として種
々の内挿方式が知られている。特に位相追尾法を使って
雑音成分による誤動作を防止したエンコーダの内挿装置
が実開平５−４３０１９号公報に開示されている。
々の内挿方式が知られている。特に位相追尾法を使って
雑音成分による誤動作を防止したエンコーダの内挿装置
が実開平５−４３０１９号公報に開示されている。
【０００４】図７は、上記公開公報に開示されたエンコ
ーダの内挿装置の構成を示す図である。このエンコーダ
の内挿装置は、エンコーダから出力された互いに９０°
位相が異なるＡ相の検出信号及びＢ相の検出信号を、Ａ
／Ｄ変換器１，２でデジタル値に変換し、Ａ相及びＢ相
のデジタルデータがＲＯＭ３のアドレス端子の上位ビッ
ト端子及び下位ビット端子へ各アドレス値として入力す
る。
ーダの内挿装置の構成を示す図である。このエンコーダ
の内挿装置は、エンコーダから出力された互いに９０°
位相が異なるＡ相の検出信号及びＢ相の検出信号を、Ａ
／Ｄ変換器１，２でデジタル値に変換し、Ａ相及びＢ相
のデジタルデータがＲＯＭ３のアドレス端子の上位ビッ
ト端子及び下位ビット端子へ各アドレス値として入力す
る。
【０００５】ＲＯＭ３内には、Ａ相及びＢ相の各検出信
号の組合わせ毎に、被測定体が極座標上におけるどの象
限に位置しているかを示す実位相角データθが記憶され
ている。ＲＯＭ３は、各検出信号に対応するアドレスが
指定されると、該当アドレス位置に記憶されている一つ
の実位相角データθを次段に設けられたＲＯＭ４のアド
レス端子の上位ビット端子へ出力する。
号の組合わせ毎に、被測定体が極座標上におけるどの象
限に位置しているかを示す実位相角データθが記憶され
ている。ＲＯＭ３は、各検出信号に対応するアドレスが
指定されると、該当アドレス位置に記憶されている一つ
の実位相角データθを次段に設けられたＲＯＭ４のアド
レス端子の上位ビット端子へ出力する。
【０００６】このＲＯＭ４のアドレス端子の下位ビット
端子には、アップ／ダウンカウンタ５から内挿用位相角
データθ´が印加される。内挿用位相角データθ´は実
位相角データθと同様な信号である。
端子には、アップ／ダウンカウンタ５から内挿用位相角
データθ´が印加される。内挿用位相角データθ´は実
位相角データθと同様な信号である。
【０００７】ＲＯＭ４内には、上位アドレス端子に印加
される実位相角データθ、及び下位アドレス端子に印加
される内挿用位相角データθ´との各組合わせ［θ θ
´］毎に、前記アップ／ダウンカウンタ５へ送出するた
めの外部出力用の制御データが設定されている。外部出
力用の制御データとしてアップ（正転）、ダウン（逆
転），停止の３種類が設定されている。すなわち、図９
に示すように、θ＞θ′≧θ−１８０となる［θ θ
´］の組合せに対してはアップデータが設定され、θ＝
θ′となる［θ θ´］の組合せに対しては停止データ
が設定され、θ＜θ′＜θ＋１８０となる［θ θ´］
の組合せに対してはダウンデータが設定されている。
される実位相角データθ、及び下位アドレス端子に印加
される内挿用位相角データθ´との各組合わせ［θ θ
´］毎に、前記アップ／ダウンカウンタ５へ送出するた
めの外部出力用の制御データが設定されている。外部出
力用の制御データとしてアップ（正転）、ダウン（逆
転），停止の３種類が設定されている。すなわち、図９
に示すように、θ＞θ′≧θ−１８０となる［θ θ
´］の組合せに対してはアップデータが設定され、θ＝
θ′となる［θ θ´］の組合せに対しては停止データ
が設定され、θ＜θ′＜θ＋１８０となる［θ θ´］
の組合せに対してはダウンデータが設定されている。
【０００８】ＲＯＭ４に、一対の位相角データθ，θ´
が印加されると、この組合わせに対応した一つの外部出
力用の制御データが出力される。ＲＯＭ４から出力され
た外部出力用の制御データはゲート回路６，７の一端へ
入力される。この各ゲート回路６，７の他端にはクロッ
ク発振器からクロックが印加される。
が印加されると、この組合わせに対応した一つの外部出
力用の制御データが出力される。ＲＯＭ４から出力され
た外部出力用の制御データはゲート回路６，７の一端へ
入力される。この各ゲート回路６，７の他端にはクロッ
ク発振器からクロックが印加される。
【０００９】外部出力用の制御データは各ゲート回路
６，７でゲートがかけられ、制御データがアップデータ
を維持している期間内はクロックに同期するパルス状の
カウントアップ信号が変位カウンタ及びアップ／ダウン
カウンタ５のカウントアップクロック端子Ｕへ送出され
る。逆に、制御データがダウンデータを維持している期
間内はクロックに同期するパルス状のカウントダウン信
号が変位カウンタ及びアップ／ダウンカウンタ５のカウ
ントダウンクロック端子Ｄへ送出される。
６，７でゲートがかけられ、制御データがアップデータ
を維持している期間内はクロックに同期するパルス状の
カウントアップ信号が変位カウンタ及びアップ／ダウン
カウンタ５のカウントアップクロック端子Ｕへ送出され
る。逆に、制御データがダウンデータを維持している期
間内はクロックに同期するパルス状のカウントダウン信
号が変位カウンタ及びアップ／ダウンカウンタ５のカウ
ントダウンクロック端子Ｄへ送出される。
【００１０】アップ／ダウンカウンタ５は各クロック端
子Ｕ，Ｄに各クロック信号が入力される毎に、ＲＯＭ４
へ出力している内挿用位相角データθ´の値を増減す
る。したがって、エンコーダで測定対象としている物体
が移動すれば、図８に示すように、被測定物体の移動に
伴い変化する実位相角データθを内挿用位相角データθ
´が内挿数に応じた分解能でクロックに同期して追尾
し、常に実位相角データθと内挿用位相角データθ´と
が比較され、その比較結果に基づく制御データにてアッ
プ／ダウンカウンタ５のカウント動作が制御される。
子Ｕ，Ｄに各クロック信号が入力される毎に、ＲＯＭ４
へ出力している内挿用位相角データθ´の値を増減す
る。したがって、エンコーダで測定対象としている物体
が移動すれば、図８に示すように、被測定物体の移動に
伴い変化する実位相角データθを内挿用位相角データθ
´が内挿数に応じた分解能でクロックに同期して追尾
し、常に実位相角データθと内挿用位相角データθ´と
が比較され、その比較結果に基づく制御データにてアッ
プ／ダウンカウンタ５のカウント動作が制御される。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
たエンコーダの内挿装置は、内挿用位相角データθ´に
よる内挿数を変更して所望の分解能にするためには、ア
ップ／ダウンカウンタ５のビット長を変更するか、また
は比較用ＲＯＭ４のデータを書換える必要があるため、
短時間でしかも簡単に分解能を変更することができなか
った。
たエンコーダの内挿装置は、内挿用位相角データθ´に
よる内挿数を変更して所望の分解能にするためには、ア
ップ／ダウンカウンタ５のビット長を変更するか、また
は比較用ＲＯＭ４のデータを書換える必要があるため、
短時間でしかも簡単に分解能を変更することができなか
った。
【００１２】本発明は、以上のような実情に鑑みてなさ
れたもので、位相追尾法による高信頼性を維持しつつ、
簡単かつ短時間で分解能を変更することができるエンコ
ーダの内挿装置を提供することを目的とする。
れたもので、位相追尾法による高信頼性を維持しつつ、
簡単かつ短時間で分解能を変更することができるエンコ
ーダの内挿装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、上記目的を達
成するために以下のような手段を講じた。請求項１に対
応する本発明は、エンコーダから出力される互いに９０
°位相が異なる少なくとも２つの検出信号の各組合わせ
に対応して極座標上の位相角データを記憶し、前記検出
信号に基づくアドレス信号の入力に応じて対応する位相
角データを実位相角データとして出力する記憶手段と、
出力される内挿用位相角データがカウント動作に応動し
て変化し外部から入力する制御信号にて前記変化の方向
が制御されるアップ／ダウンカウンタと、内挿用位相角
データと実位相角データとの組合わせ毎に、該組合わせ
を構成する前記内挿用位相角データが実位相角データに
近づく方向の各制御信号を記憶するテーブルを、分解能
の種類に応じた数だけ記憶し、前記内挿用位相角データ
及び前記実位相角データが印加される入力ビットに任意
のテーブルを選択する切換ビットを有する比較用記憶手
段とを備え、前記比較用記憶手段の切換ビットに任意の
テーブルを選択するセレクト信号を印加することにより
エンコーダの出力を内挿する内挿数を変更することを特
徴とする。
成するために以下のような手段を講じた。請求項１に対
応する本発明は、エンコーダから出力される互いに９０
°位相が異なる少なくとも２つの検出信号の各組合わせ
に対応して極座標上の位相角データを記憶し、前記検出
信号に基づくアドレス信号の入力に応じて対応する位相
角データを実位相角データとして出力する記憶手段と、
出力される内挿用位相角データがカウント動作に応動し
て変化し外部から入力する制御信号にて前記変化の方向
が制御されるアップ／ダウンカウンタと、内挿用位相角
データと実位相角データとの組合わせ毎に、該組合わせ
を構成する前記内挿用位相角データが実位相角データに
近づく方向の各制御信号を記憶するテーブルを、分解能
の種類に応じた数だけ記憶し、前記内挿用位相角データ
及び前記実位相角データが印加される入力ビットに任意
のテーブルを選択する切換ビットを有する比較用記憶手
段とを備え、前記比較用記憶手段の切換ビットに任意の
テーブルを選択するセレクト信号を印加することにより
エンコーダの出力を内挿する内挿数を変更することを特
徴とする。
【００１４】請求項２に対応する本発明は、エンコーダ
から出力される互いに９０°位相が異なる少なくとも２
つの検出信号の各組合わせに対応して極座標上の位相角
データを記憶し、前記検出信号に基づくアドレス信号の
入力に応じて対応する位相角データを実位相角データと
して出力する記憶手段と、出力される内挿用位相角デー
タがカウント動作に応動して変化し外部から入力する制
御信号にて前記変化の方向が制御されるアップ／ダウン
カウンタと、内挿用位相角データと実位相角データとの
組合わせ毎に、該組合わせを構成する前記内挿用位相角
データが実位相角データに近づく方向の各制御信号を内
挿数を異ならせて複数記憶し、前記内挿用位相角データ
及び前記実位相角データの入力に対し各内挿数の対応す
る各制御信号が出力される比較用記憶手段と、前記比較
用記憶手段の出力段に設けられ、前記比較用記憶手段か
ら出力される各内挿数の制御信号の中から外部より指示
された内挿数の制御信号を選択して前記アップ／ダウン
カウンタへ送出する選択手段とを具備する。
から出力される互いに９０°位相が異なる少なくとも２
つの検出信号の各組合わせに対応して極座標上の位相角
データを記憶し、前記検出信号に基づくアドレス信号の
入力に応じて対応する位相角データを実位相角データと
して出力する記憶手段と、出力される内挿用位相角デー
タがカウント動作に応動して変化し外部から入力する制
御信号にて前記変化の方向が制御されるアップ／ダウン
カウンタと、内挿用位相角データと実位相角データとの
組合わせ毎に、該組合わせを構成する前記内挿用位相角
データが実位相角データに近づく方向の各制御信号を内
挿数を異ならせて複数記憶し、前記内挿用位相角データ
及び前記実位相角データの入力に対し各内挿数の対応す
る各制御信号が出力される比較用記憶手段と、前記比較
用記憶手段の出力段に設けられ、前記比較用記憶手段か
ら出力される各内挿数の制御信号の中から外部より指示
された内挿数の制御信号を選択して前記アップ／ダウン
カウンタへ送出する選択手段とを具備する。
【００１５】
【作用】本発明は、以上のような手段を講じたことによ
り次のような作用を奏する。請求項１に対応する本発明
によれば、エンコーダから互いに９０°位相が異なる検
出信号に基づくアドレス信号が記憶手段へ入力すると、
予め記憶手段に記憶しておいた対応する実位相角データ
が比較用記憶手段へ入力される。比較用記憶手段には、
さらにアップ／ダウンカウンタから出力された内挿用位
相角データ及びテーブル選択用のセレクト信号が入力す
る。セレクト信号にて指定されたテーブルにおいて内挿
用位相角データ及び実位相角データの組合わせに対応す
る制御データが出力される。この制御データがアップ／
ダウンカウンタへ入力しカウント動作が制御される。し
たがって、セレクト信号にて指定するテーブルを変更す
るだけで、アップ／ダウンカウンタのビット長を変更し
たり、ＲＯＭのデータを書換える事なく、簡単に内挿数
が切換えられ分解能が変更される。
り次のような作用を奏する。請求項１に対応する本発明
によれば、エンコーダから互いに９０°位相が異なる検
出信号に基づくアドレス信号が記憶手段へ入力すると、
予め記憶手段に記憶しておいた対応する実位相角データ
が比較用記憶手段へ入力される。比較用記憶手段には、
さらにアップ／ダウンカウンタから出力された内挿用位
相角データ及びテーブル選択用のセレクト信号が入力す
る。セレクト信号にて指定されたテーブルにおいて内挿
用位相角データ及び実位相角データの組合わせに対応す
る制御データが出力される。この制御データがアップ／
ダウンカウンタへ入力しカウント動作が制御される。し
たがって、セレクト信号にて指定するテーブルを変更す
るだけで、アップ／ダウンカウンタのビット長を変更し
たり、ＲＯＭのデータを書換える事なく、簡単に内挿数
が切換えられ分解能が変更される。
【００１６】請求項２に対応する本発明によれば、比較
用記憶手段に内挿用位相角データ及び実位相角データの
組合わせが入力すると、比較用記憶手段から内挿数の異
なる複数の制御データが夫々出力される。選択手段で
は、外部より指示された内挿数に設定されているテーブ
ルの制御信号を選択してアップ／ダウンカウンタへ送出
する。したがって、選択手段に外部から指示するテーブ
ルを変更することにより簡単に内挿数が切換えられ分解
能が変更される。
用記憶手段に内挿用位相角データ及び実位相角データの
組合わせが入力すると、比較用記憶手段から内挿数の異
なる複数の制御データが夫々出力される。選択手段で
は、外部より指示された内挿数に設定されているテーブ
ルの制御信号を選択してアップ／ダウンカウンタへ送出
する。したがって、選択手段に外部から指示するテーブ
ルを変更することにより簡単に内挿数が切換えられ分解
能が変更される。
【００１７】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明の第１実施例に係るエンコーダの内挿装置
の構成図である。このエンコーダの内挿装置は、エンコ
ーダから出力される互いに９０°位相が異なる一方の検
出信号（Ａ相）が増幅器１１を介してＡ／Ｄ変換器１２
に入力しアドレス信号へ変換される。また、エンコーダ
から出力される他方の検出信号（Ｂ相）が増幅器１３を
介してＡ／Ｄ変換器１４に入力しアドレス信号へ変換さ
れる。一方のＡ／Ｄ変換器１２から出力されるアドレス
信号は記憶手段として機能するＲＯＭ１５のアドレス端
子の上位ビット端子へ印加され、もう一方のＡ／Ｄ変換
器１４から出力されるアドレス信号はＲＯＭ１５のアド
レス端子の下位ビット端子へ印加される。ＲＯＭ１５内
には、Ａ相の検出信号とＢ相の検出信号との組合わせ毎
に実位相角データθが格納されている。ＲＯＭ１５はア
ドレス端子に指定されたアドレスの記憶されている制御
データを比較用記憶手段として機能するＲＯＭ１６へ出
力する。
１は、本発明の第１実施例に係るエンコーダの内挿装置
の構成図である。このエンコーダの内挿装置は、エンコ
ーダから出力される互いに９０°位相が異なる一方の検
出信号（Ａ相）が増幅器１１を介してＡ／Ｄ変換器１２
に入力しアドレス信号へ変換される。また、エンコーダ
から出力される他方の検出信号（Ｂ相）が増幅器１３を
介してＡ／Ｄ変換器１４に入力しアドレス信号へ変換さ
れる。一方のＡ／Ｄ変換器１２から出力されるアドレス
信号は記憶手段として機能するＲＯＭ１５のアドレス端
子の上位ビット端子へ印加され、もう一方のＡ／Ｄ変換
器１４から出力されるアドレス信号はＲＯＭ１５のアド
レス端子の下位ビット端子へ印加される。ＲＯＭ１５内
には、Ａ相の検出信号とＢ相の検出信号との組合わせ毎
に実位相角データθが格納されている。ＲＯＭ１５はア
ドレス端子に指定されたアドレスの記憶されている制御
データを比較用記憶手段として機能するＲＯＭ１６へ出
力する。
【００１８】ＲＯＭ１６のアドレス端子の上位ビット端
子に、分解能の設定に使用される２ビットのセレクト信
号が印加され、同アドレス端子の中位ビット端子にはＲ
ＯＭ１５から出力された例えば３ビットの実位相角デー
タθが印加され、同アドレス端子の下位ビット端子には
例えば３ビットの内挿用位相角データθ′が印加され
る。ＲＯＭ１６内には、図２に示すように、実位相角デ
ータθと内挿用位相角データθ′との組合わせ毎に対応
する制御データを設定したテーブルが複数記憶されてい
る。各テーブルは、内挿用位相角データθ′の内挿数を
異ならせて異なる分解能を実現している。
子に、分解能の設定に使用される２ビットのセレクト信
号が印加され、同アドレス端子の中位ビット端子にはＲ
ＯＭ１５から出力された例えば３ビットの実位相角デー
タθが印加され、同アドレス端子の下位ビット端子には
例えば３ビットの内挿用位相角データθ′が印加され
る。ＲＯＭ１６内には、図２に示すように、実位相角デ
ータθと内挿用位相角データθ′との組合わせ毎に対応
する制御データを設定したテーブルが複数記憶されてい
る。各テーブルは、内挿用位相角データθ′の内挿数を
異ならせて異なる分解能を実現している。
【００１９】図３は、ＲＯＭ１６に格納したテーブルの
具体例を示している。所望の内挿数を有するテーブルを
選択可能にするため、各テーブル単位でセレクト信号Ａ
6 ，Ａ7 を同じ値に設定している。ＲＯＭ１６は、アド
レス端子に印加されるセレクト信号、実位相角データθ
及び内挿用位相角データθ′に対応する制御データＤ
0 ，Ｄ1 を、ゲート回路１７，１８の一方の入力端子へ
出力する。各ゲート回路１７，１８の他方の入力端子に
はクロック発振器１９からクロック信号が印加される。
したがって、ゲート回路１７は制御データがアップデー
タを維持している期間内はクロックに同期するパルス状
のカウントアップ信号をアップ／ダウンカウンタ２０の
カウントアップクロック端子へ送出する。ゲート回路１
８は、制御データがダウンデータを維持している期間内
はクロックに同期するパルス状のカウントダウン信号を
アップ／ダウンカウンタ２０のカウントダウンクロック
端子へ送出する。
具体例を示している。所望の内挿数を有するテーブルを
選択可能にするため、各テーブル単位でセレクト信号Ａ
6 ，Ａ7 を同じ値に設定している。ＲＯＭ１６は、アド
レス端子に印加されるセレクト信号、実位相角データθ
及び内挿用位相角データθ′に対応する制御データＤ
0 ，Ｄ1 を、ゲート回路１７，１８の一方の入力端子へ
出力する。各ゲート回路１７，１８の他方の入力端子に
はクロック発振器１９からクロック信号が印加される。
したがって、ゲート回路１７は制御データがアップデー
タを維持している期間内はクロックに同期するパルス状
のカウントアップ信号をアップ／ダウンカウンタ２０の
カウントアップクロック端子へ送出する。ゲート回路１
８は、制御データがダウンデータを維持している期間内
はクロックに同期するパルス状のカウントダウン信号を
アップ／ダウンカウンタ２０のカウントダウンクロック
端子へ送出する。
【００２０】アップ／ダウンカウンタ２０は，各クロッ
ク端子に各クロック信号が入力される毎に、ＲＯＭ１６
へ出力している内挿用位相角データθ´の値を増減す
る。以上のように構成された本実施例では、ＲＯＭ１６
のアドレス端子の上位ビット端子に接続された外部スイ
ッチまたはＣＰＵ等から２ビットのセレクト信号が入力
される。例えば、ＲＯＭ１６の上位ビット端子がセレク
ト信号により「００」の状態に維持されている間は分解
能１のテーブルが選択され、また上位ビット端子がセレ
クト信号により「０１」の状態に維持されている間は分
解能２のテーブルが選択される。
ク端子に各クロック信号が入力される毎に、ＲＯＭ１６
へ出力している内挿用位相角データθ´の値を増減す
る。以上のように構成された本実施例では、ＲＯＭ１６
のアドレス端子の上位ビット端子に接続された外部スイ
ッチまたはＣＰＵ等から２ビットのセレクト信号が入力
される。例えば、ＲＯＭ１６の上位ビット端子がセレク
ト信号により「００」の状態に維持されている間は分解
能１のテーブルが選択され、また上位ビット端子がセレ
クト信号により「０１」の状態に維持されている間は分
解能２のテーブルが選択される。
【００２１】ＲＯＭ１６では、セレクト信号により所定
のテーブルが選択された状態において、実位相角データ
θ及び内挿用位相角データθ′が与えられると、現在選
択されているテーブル上で［θ θ′］の組合わせに対
応する制御データが出力される。ＲＯＭ１６から出力さ
れている制御データがアップデータであれば、ゲート回
路１７の一方の入力端子がアクティブとなりクロック信
号に同期してカウントアップ信号がアップ／ダウンカウ
ンタ２０へ入力する。また、ＲＯＭ１６から出力されて
いる制御データがダウンデータであれば、ゲート回路１
８の一方の入力端子がアクティブとなりクロック信号に
同期してカウントダウン信号がアップ／ダウンカウンタ
２０へ入力する。
のテーブルが選択された状態において、実位相角データ
θ及び内挿用位相角データθ′が与えられると、現在選
択されているテーブル上で［θ θ′］の組合わせに対
応する制御データが出力される。ＲＯＭ１６から出力さ
れている制御データがアップデータであれば、ゲート回
路１７の一方の入力端子がアクティブとなりクロック信
号に同期してカウントアップ信号がアップ／ダウンカウ
ンタ２０へ入力する。また、ＲＯＭ１６から出力されて
いる制御データがダウンデータであれば、ゲート回路１
８の一方の入力端子がアクティブとなりクロック信号に
同期してカウントダウン信号がアップ／ダウンカウンタ
２０へ入力する。
【００２２】そして、アップ／ダウンカウンタ２０で
は、ＲＯＭ１６に印加している内挿用位相角データθ′
を、カウントアップ信号の入力に同期して増加し、また
はカウントダウン信号の入力に同期して減少させる。
は、ＲＯＭ１６に印加している内挿用位相角データθ′
を、カウントアップ信号の入力に同期して増加し、また
はカウントダウン信号の入力に同期して減少させる。
【００２３】内挿数を変更する場合は、ＲＯＭ１６のア
ドレス端子の上位ビット端子に接続された外部スイッチ
またはＣＰＵ等から所望のテーブルに対応するセレクト
信号を入力する。このセレクト信号の切換えと同時にＲ
ＯＭ１６において使用するテーブルが切換えられ瞬時に
して内挿数の変更が完了する。
ドレス端子の上位ビット端子に接続された外部スイッチ
またはＣＰＵ等から所望のテーブルに対応するセレクト
信号を入力する。このセレクト信号の切換えと同時にＲ
ＯＭ１６において使用するテーブルが切換えられ瞬時に
して内挿数の変更が完了する。
【００２４】このように本実施例によれば、ＲＯＭ１６
に予め内挿数の異なる複数のテーブルを格納し、使用す
べきテーブルをセレクト信号を使って外部から指示する
ように構成したので、アップ／ダウンカウンタのビット
長を変更したり、またはＲＯＭのデータを書換えること
なく、短時間でしかも簡単に分解能を変更することがで
きる。
に予め内挿数の異なる複数のテーブルを格納し、使用す
べきテーブルをセレクト信号を使って外部から指示する
ように構成したので、アップ／ダウンカウンタのビット
長を変更したり、またはＲＯＭのデータを書換えること
なく、短時間でしかも簡単に分解能を変更することがで
きる。
【００２５】次に、本発明の第２実施例に係るエンコー
ダの内挿装置について説明する。図４は、第２実施例に
係るエンコーダの内挿装置の構成図であり、上述した第
１実施例と同一部分には同一符号を付している。
ダの内挿装置について説明する。図４は、第２実施例に
係るエンコーダの内挿装置の構成図であり、上述した第
１実施例と同一部分には同一符号を付している。
【００２６】本実施例のエンコーダの内挿装置は、比較
用記憶手段として機能するＲＯＭ２１のアドレス端子の
上位ビット端子に、記憶手段として機能する不図示のＲ
ＯＭ１５から出力された実位相角データθが印加され、
同アドレス端子の下位ビット端子にアップ／ダウンカウ
ンタ２０から出力される内挿用位相角データθ′が印加
される。
用記憶手段として機能するＲＯＭ２１のアドレス端子の
上位ビット端子に、記憶手段として機能する不図示のＲ
ＯＭ１５から出力された実位相角データθが印加され、
同アドレス端子の下位ビット端子にアップ／ダウンカウ
ンタ２０から出力される内挿用位相角データθ′が印加
される。
【００２７】ＲＯＭ２１内には、図６に示すように実位
相角データθ及び内挿用位相角データθ′の組合わせに
対応して内挿数の異なる制御データ１〜３が夫々設定さ
れている。そして、アドレス端子に実位相角データθ及
び内挿用位相角データθ′が印加されると、各テーブル
において対応する制御データ１〜３を同時にセレクタ２
２へ出力する。
相角データθ及び内挿用位相角データθ′の組合わせに
対応して内挿数の異なる制御データ１〜３が夫々設定さ
れている。そして、アドレス端子に実位相角データθ及
び内挿用位相角データθ′が印加されると、各テーブル
において対応する制御データ１〜３を同時にセレクタ２
２へ出力する。
【００２８】セレクタ２２は、ＲＯＭ２１から入力する
複数の制御データ１〜３から、外部から入力されたセレ
クト信号で指示された制御データのみを選択して、後段
に設けられているゲート回路１７，１８へ送出する。セ
レクタ２２は、セレクタ自体に設けられた分解能選択ス
イッチ、または外部接続されたスイッチ若しくはＣＰＵ
等のいずれかよりセレクト信号が入力される。
複数の制御データ１〜３から、外部から入力されたセレ
クト信号で指示された制御データのみを選択して、後段
に設けられているゲート回路１７，１８へ送出する。セ
レクタ２２は、セレクタ自体に設けられた分解能選択ス
イッチ、または外部接続されたスイッチ若しくはＣＰＵ
等のいずれかよりセレクト信号が入力される。
【００２９】以上のように構成された本実施例では、図
５に示すようにＲＯＭ２１のアドレス端子に印加された
実位相角データθ及び内挿用位相角データθ′に対応し
て、分解能の異なる複数の制御データ１〜３がセレクタ
２２へ出力される。そして、セレクタ２２においてセレ
クト信号で指示されている分解能の制御データが選択さ
れる。
５に示すようにＲＯＭ２１のアドレス端子に印加された
実位相角データθ及び内挿用位相角データθ′に対応し
て、分解能の異なる複数の制御データ１〜３がセレクタ
２２へ出力される。そして、セレクタ２２においてセレ
クト信号で指示されている分解能の制御データが選択さ
れる。
【００３０】したがって、本実施例によれば、セレクタ
２２にセレクト信号で分解能を指示するといった簡単な
操作のみで内挿数を所望のものに変更することができ、
内挿数に応じた所望の分解能に切換えることができる。
２２にセレクト信号で分解能を指示するといった簡単な
操作のみで内挿数を所望のものに変更することができ、
内挿数に応じた所望の分解能に切換えることができる。
【００３１】本発明は上記実施例に限定されるものでは
なく、本発明の要旨を逸脱しない範囲内で種々変形実施
可能である。例えば、第１の実施例において分解能切換
えビットをＲＯＭ１６の上位ビットにしているが，ＲＯ
Ｍ１６のアドレスであればどのビットでも同じ効果が得
られる。
なく、本発明の要旨を逸脱しない範囲内で種々変形実施
可能である。例えば、第１の実施例において分解能切換
えビットをＲＯＭ１６の上位ビットにしているが，ＲＯ
Ｍ１６のアドレスであればどのビットでも同じ効果が得
られる。
【００３２】
【発明の効果】以上詳記したように本発明によれば、位
相追尾法による高信頼性を維持しつつ、簡単かつ短時間
で分解能を変更することができるエンコーダの内挿装置
を提供できる。
相追尾法による高信頼性を維持しつつ、簡単かつ短時間
で分解能を変更することができるエンコーダの内挿装置
を提供できる。
【図１】本発明の第１実施例に係るエンコーダの内挿装
置の構成図である。
置の構成図である。
【図２】第１実施例のエンコーダの内挿装置に備えたＲ
ＯＭのテーブル構成例を示す図である。
ＯＭのテーブル構成例を示す図である。
【図３】第１実施例のエンコーダの内挿装置に備えたＲ
ＯＭのテーブルデータ例を示す図である。
ＯＭのテーブルデータ例を示す図である。
【図４】本発明の第２実施例に係るエンコーダの内挿装
置の構成図である。
置の構成図である。
【図５】第２実施例のエンコーダの内挿装置におけるＲ
ＯＭの変換動作例を示す図である。
ＯＭの変換動作例を示す図である。
【図６】第２実施例のエンコーダの内挿装置に備えたＲ
ＯＭのテーブルデータ例を示す図である。
ＯＭのテーブルデータ例を示す図である。
【図７】従来より在るエンコーダの内挿装置の構成図で
ある。
ある。
【図８】エンコーダの内挿装置における位相追尾法を説
明するための図である。
明するための図である。
【図９】アップ／ダウンカウンタを制御する制御信号の
発生条件を示す図である。
発生条件を示す図である。
１５，１６，２１…ＲＯＭ、１７，１８…ゲート回路、
１９…発振器、２０…アップ／ダウンカウンタ、２２…
セレクタ。
１９…発振器、２０…アップ／ダウンカウンタ、２２…
セレクタ。
Claims (2)
- 【請求項１】 エンコーダから出力される互いに９０°
位相が異なる少なくとも２つの検出信号の各組合わせに
対応して極座標上の位相角データを記憶し、前記検出信
号に基づくアドレス信号の入力に応じて対応する位相角
データを実位相角データとして出力する記憶手段と、 出力される内挿用位相角データがカウント動作に応動し
て変化し外部から入力する制御信号にて前記変化の方向
が制御されるアップ／ダウンカウンタと、 内挿用位相角データと実位相角データとの組合わせ毎
に、該組合わせを構成する前記内挿用位相角データが実
位相角データに近づく方向の各制御信号を記憶するテー
ブルを、分解能の種類に応じた数だけ記憶し、前記内挿
用位相角データ及び前記実位相角データが印加される入
力ビットに任意のテーブルを選択する切換ビットを有す
る比較用記憶手段とを備え、 前記比較用記憶手段の切換ビットに任意のテーブルを選
択するセレクト信号を印加することによりエンコーダの
出力を内挿する内挿数を変更することを特徴とするエン
コーダの内挿装置。 - 【請求項２】 エンコーダから出力される互いに９０°
位相が異なる少なくとも２つの検出信号の各組合わせに
対応して極座標上の位相角データを記憶し、前記検出信
号に基づくアドレス信号の入力に応じて対応する位相角
データを実位相角データとして出力する記憶手段と、 出力される内挿用位相角データがカウント動作に応動し
て変化し外部から入力する制御信号にて前記変化の方向
が制御されるアップ／ダウンカウンタと、 内挿用位相角データと実位相角データとの組合わせ毎
に、該組合わせを構成する前記内挿用位相角データが実
位相角データに近づく方向の各制御信号を内挿数を異な
らせて複数記憶し、前記内挿用位相角データ及び前記実
位相角データの入力に対し各内挿数の対応する各制御信
号が出力される比較用記憶手段と、 前記比較用記憶手段の出力段に設けられ、前記比較用記
憶手段から出力される各内挿数の制御信号の中から外部
より指示された内挿数の制御信号を選択して前記アップ
／ダウンカウンタへ送出する選択手段とを具備したこと
を特徴とするエンコーダの内挿装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09322794A JP3452638B2 (ja) | 1994-05-02 | 1994-05-02 | エンコーダの内挿装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09322794A JP3452638B2 (ja) | 1994-05-02 | 1994-05-02 | エンコーダの内挿装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07301545A true JPH07301545A (ja) | 1995-11-14 |
| JP3452638B2 JP3452638B2 (ja) | 2003-09-29 |
Family
ID=14076665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09322794A Expired - Lifetime JP3452638B2 (ja) | 1994-05-02 | 1994-05-02 | エンコーダの内挿装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3452638B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0853231A2 (en) * | 1997-01-10 | 1998-07-15 | Dr. Johannes Heidenhain GmbH | Method and device for varying interpolation factors |
| FR2848665A1 (fr) * | 2002-12-11 | 2004-06-18 | Bei Ideacod Sas | Codeur incremental avec ou sans voies de commutation pourvu d'au moins un moyen de changement de la resolution de sortie des signaux |
| JP2014020994A (ja) * | 2012-07-20 | 2014-02-03 | Denso Corp | 温度検出装置 |
| JP2014202724A (ja) * | 2013-04-10 | 2014-10-27 | 株式会社リコー | 回転角度検出装置、画像処理装置及び回転角度検出方法 |
-
1994
- 1994-05-02 JP JP09322794A patent/JP3452638B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0853231A2 (en) * | 1997-01-10 | 1998-07-15 | Dr. Johannes Heidenhain GmbH | Method and device for varying interpolation factors |
| EP0853231A3 (en) * | 1997-01-10 | 2000-04-05 | Dr. Johannes Heidenhain GmbH | Method and device for varying interpolation factors |
| EP1236973A3 (en) * | 1997-01-10 | 2008-03-19 | Dr. Johannes Heidenhain GmbH | Method and device for varying interpolation factors |
| FR2848665A1 (fr) * | 2002-12-11 | 2004-06-18 | Bei Ideacod Sas | Codeur incremental avec ou sans voies de commutation pourvu d'au moins un moyen de changement de la resolution de sortie des signaux |
| WO2004063673A1 (fr) * | 2002-12-11 | 2004-07-29 | Bei Ideacod Sas | Codeur incremental |
| JP2014020994A (ja) * | 2012-07-20 | 2014-02-03 | Denso Corp | 温度検出装置 |
| US9217677B2 (en) | 2012-07-20 | 2015-12-22 | Denso Corporation | Temperature measuring apparatus with sensor assembly of sensing devices connected together |
| JP2014202724A (ja) * | 2013-04-10 | 2014-10-27 | 株式会社リコー | 回転角度検出装置、画像処理装置及び回転角度検出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3452638B2 (ja) | 2003-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3789393A (en) | Digital/analog converter with amplitude and pulse-width modulation | |
| US5920494A (en) | Method and device for varying interpolation factors | |
| JPH07301545A (ja) | エンコーダの内挿装置 | |
| US3995267A (en) | Digital to analog converter with system gain insensitivity | |
| JP2703263B2 (ja) | 位相基準信号形成回路装置 | |
| JP3074484B2 (ja) | パルス発生方法および装置 | |
| JP3104090B2 (ja) | タイミング信号発生方法および装置 | |
| JPS60100885A (ja) | カラ−テレビジヨンカメラの調整装置 | |
| US6167108A (en) | Method of processing signals of encoders and apparatus employing the same | |
| JPH095112A (ja) | アブソリュートエンコーダ | |
| JP3523683B2 (ja) | エンコーダの内挿装置 | |
| JP3121854B2 (ja) | アブソリュート信号発生方法 | |
| JPH0297990A (ja) | プラネタリウムのサーボ制御システム | |
| JPS601581B2 (ja) | サ−ボ機構における速度検出装置 | |
| SU376758A1 (ru) | УСТРОЙСТВО дл ПРОГРАММНОГО УПРАВЛЕНИЯ ФАЗОВЫМИ И ФАЗО-ИМПУЛЬСНЫМИ СИСТЕМАМИ | |
| JPS6127226Y2 (ja) | ||
| SU1458858A1 (ru) | Система цифровой линейной интерпол ции | |
| JPS63229323A (ja) | 三相式ロ−タリエンコ−ダの内挿方式 | |
| JPH0421098A (ja) | エンコーダ信号検出回路 | |
| SU1159146A1 (ru) | Дискретный замкнутый электропривод | |
| SU764085A1 (ru) | Устройство дл управлени многофазным электродвигателем | |
| JPS63171196A (ja) | ５相ステツピングモ−タ駆動装置 | |
| SU1129635A1 (ru) | Преобразователь перемещени в код | |
| SU744913A1 (ru) | Цифровой временной дискриминатор | |
| JP2579935Y2 (ja) | 制御装置の設定器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |